ML145050 ， ML145051
LANSDALE半导体公司
AC电气特性
（整个温度和每个工作电压范围范围表）
科幻gure
1
符号
f
时钟频率， SCLK
注：请参阅吨瓦以下， TWL
1
1
1
1, 7
1, 7
2, 7
2, 7
3
3
4, 7, 8
5
–
–
f
亿千瓦时
TWL
tPLH的，的TPH1
th
tpLZ ， tpHZ
tpZL ， tpZH
TSU
th
td
TSU
TCSD
TCAS
时钟频率， ADCLK
注：请参阅吨瓦以下， TWL
最小时钟高电平时间
最小时钟低电平时间
最大传输延迟， SCLK到Dout的
最小保持时间， SCLK到DOUT
最大传输延迟， CS到DOUT高阻
最大传输延迟， CS到DOUT总线驱动
最小建立时间，DIN到SCLK
最小保持时间， SCLK根据DIN
最大延迟时间， EOC输出至DOUT （ MSB ）
最小建立时间， CS到SCLK
所需时间最少10间SCLK下降沿
EDGE（ 0.8 V）和CS为允许转换
10间SCLK的下降沿最大延迟
（ 2 V）和CS来中止转换
最小保持时间，最后SCLK到CS
最大传播延迟， 10 SCLK为EOC
最大输入上升和下降时间
ML145051
SCLK
ADCLK
DIN， CS
ML145051
ML145050
ML145051
ML145050
ML145051
ML145050
ML145051
5
6, 8
1
th
的TPH1
TR ， TF
ML145050
ML145051
参数
（ 10位XFER ）民
（ 11至16位XFER ）民
（ 10〜 16位XFER ）最大值）
最低
最大
ADCLK
SCLK
ADCLK
SCLK
保证
极限
0
注1
2.1
500
2.1
190
190
190
190
125
10
150
2 ADCLK周期+ 300
2.3
100
0
100
2 ADCLK周期+ 425
2.425
44
注2
36
9
0
2.35
1
250
10
300
AN0 - AN10
ADCLK ， SCLK ， CS ，DIN
DOUT
55
15
15
单位
兆赫
千赫
兆赫
ns
ns
ns
ns
ns
ns
µs
ns
ns
ns
ns
µs
ADCLK
周期
ADCLK
周期
µs
ns
µs
ms
ns
µs
ns
pF
pF
1, 4, 6 – 8
–
–
tTLH ， TTHL
CIN
COUT
最大输出转换时间，任何输出
最大输入电容
最大三态输出电容
注意事项：
1.第10个SCLK下降沿（ ≤ 2 V）后，至少1 SCLK上升沿（ ≥ 2 V）必须在38 ADCLKS （ ML145050 ）或18.5发生
µs
(ML145051).
2.在ML145051 ，一个CS的边缘可能会后立即对EOC引脚上的有效转换接收。
第15 4
www.lansdale.com
问题B
LANSDALE [ LANSDALE SEMICONDUCTOR INC. ]
