欢迎访问ic37.com |
会员登录 免费注册
发布采购

MC145050DW 参数 Datasheet PDF下载

MC145050DW图片预览
型号: MC145050DW
PDF下载: 下载PDF文件 查看货源
内容描述: 10位A / D转换器,串行接口 - CMOS [10-Bit A/D Converter with Serial Interface - CMOS]
分类和应用: 转换器
文件页数/大小: 15 页 / 555 K
品牌: LANSDALE [ LANSDALE SEMICONDUCTOR INC. ]
 浏览型号MC145050DW的Datasheet PDF文件第2页浏览型号MC145050DW的Datasheet PDF文件第3页浏览型号MC145050DW的Datasheet PDF文件第4页浏览型号MC145050DW的Datasheet PDF文件第5页浏览型号MC145050DW的Datasheet PDF文件第7页浏览型号MC145050DW的Datasheet PDF文件第8页浏览型号MC145050DW的Datasheet PDF文件第9页浏览型号MC145050DW的Datasheet PDF文件第10页  
ML145050 , ML145051
LANSDALE半导体公司
引脚说明
数字输入和输出
各种串行位流格式的ML145050 / 51
示于图9的时序图,通过14 。
表1助攻,选择合适的图。记
该ADC的接受16个时钟,这使得它们的SPI (串行
外围设备接口)兼容。
表1.时序图精选
时钟在第
串行传输
10
10
11至16
16
11至16
16
运用
CS
是的
No
是的
No
是的
No
串行传输
间隔
不关心
不关心
比短的转换
比短的转换
比长转换
比长转换
科幻gure
9
10
11
12
13
14
CS
低电平有效的片选输入端(引脚15 )
芯片选择初始化芯片执行转换和
提供的数据输出引脚( DOUT)的三态控制。而
不活跃高, CS势力DOUT为高阻状态,
禁用数据输入( Din的)和串行时钟(SCLK)引脚。一
在CS为高电平到低电平的跳变复位串行数据端口和同步
它chronizes到MPU的数据流。 CS可以保持活跃
在转换周期,并且可以停留在低电平状态
多个串行传输或CS可以在高电平后,
每次传输。如果CS保持传输之间低电平有效时,
每次传输的长度被限制为10或16个SCLK
周期。如果CS处于非活动状态的高转换之间,
每次传输可以在任何地方从10至16个SCLK周期
长。看到SCLK引脚说明更详细的discus-
锡永的这些要求。
在ML145050 / 51假芯片选择所造成的系统
噪声是由内部电路最小化。
在ML145050 CS引脚上的转换被认为是
仅仅当电平保持为一个建立时间加上两个
转型后下降ADCLK的边缘。
在ML145051 CS引脚转换被认为是有效的
只有当电平被保持为过渡后大约2毫秒。
如果CS是无效的高10个SCLK的逐后
然后就活性低的A / D转换之前
完成后,转换将中止与芯片
进入初始状态,准备另一个串行传输
FER /转换序列。在这一点上,输出
数据寄存器包括从所述转换的结果
之前中止的转换。注意,最后
在A / D转换序列的步骤是更新
输出数据寄存器的结果。因此,如果CS
变为低电平,以试图中止转换
锡永太靠近转换结束
序,其结果寄存器可能会被破坏并
该芯片可以抛出不同步的
直到CS被再次触发处理器(参见AC
在规格表中电气特性) 。
第15 6
DOUT
在A / D转换结果的串行数据输出(引脚16 )
这个输出是高阻状态,当CS为
高电平有效。当芯片上识别一个有效的活性低
CS, Dout的取出的高阻抗状态,并且driv-
带以前的转换结果的MSB 。 (对于任何─
上电后第一次转移,在DOUT上的数据是不确定的
整个传输。 )在DOUT上的值更改为第二大
在SCLK的第一个下降沿显著的结果位。该
剩下的结果位被移出,以便与LSB
在SCLK的第九个下降沿出现在DOUT上。记
的传送顺序是从MSB到LSB 。在10日
SCLK下降沿边缘, Dout的立即驱动为低电平(如果
通过CS ),使超过10个SCLK传输允许读
零为未使用的LSB 。
当CS保持传输之间低电平有效, Dout为driv-
连接从低电平到的转换结果的MSB
三种情况:第1种情况 - 在第16个SCLK下降沿,如果
转印长于转换时间(图14) ;案例2
- 转换为一个16位传输时间间隔完成时
短于转换(图12) ;案例3-在完井
重刑10位转移(图10)转换的。
DIN
串行数据输入端(引脚17 )
该4位串行输入数据流的开始用的最高位
模拟多路复用器地址(或用户测试模式)也就是CON组
verted旁边。地址移入前四个上升
SCLK的边缘。经过四个多路地址位已
接到, DIN端的数据被忽略了的剩余部分
目前串行传输。见表2应用信息中。
SCLK
串行数据时钟(引脚18 )
此时钟输入驱动器内部I / O状态机为按照
形成三个主要功能:(1 )驱动的数据的移位寄存器,以
同时,在接下来的复用地址从DIN引脚移
并移出先前的转换结果DOUT引脚上,
(2)开始采样模拟电压到RCDAC如
一旦新复用器地址是可用的,以及(3 )传输
控制的A / D转换状态机(驱动
ADCLK )的前一个转换结果的最后一位后,有
被移出DOUT引脚上。
串行数据移位寄存器是完全静态的,可以让
SCLK率降低到直流。然而也有一些情况,
需要最小的SCLK的频率如后所讨论的
本节。 SCLK不需要同步ADCLK 。在
至少10个SCLK周期都需要对每个数据同步
传输。如果在16位格式时, SCLK可以是一种contin-
uous 16位流或两个间断的8位数据流。后
串行口已经开始执行串行传输*,则
新多路复用地址偏移中的第一
*串行端口可以通过三种方式开展工作: ( 1) recog-
的发布CS下降沿;(2)一个A / D转换,如果结束时
端口是执行-荷兰国际集团任一个10位或16位的“短,但不包括─
转换“转移与传输之间CS低电平有效,
(3 ) SCLK的第16个下降沿,如果端口是perform-
荷兰国际集团的16位与CS活动“时间长于转换”转让
低传输之间。
问题B
www.lansdale.com