欢迎访问ic37.com |
会员登录 免费注册
发布采购

GAL18V10-15LP 参数 Datasheet PDF下载

GAL18V10-15LP图片预览
型号: GAL18V10-15LP
PDF下载: 下载PDF文件 查看货源
内容描述: 高性能E2CMOS PLD通用阵列逻辑 [High Performance E2CMOS PLD Generic Array Logic]
分类和应用: 可编程逻辑器件光电二极管输入元件时钟
文件页数/大小: 16 页 / 267 K
品牌: LATTICE [ LATTICE SEMICONDUCTOR ]
 浏览型号GAL18V10-15LP的Datasheet PDF文件第6页浏览型号GAL18V10-15LP的Datasheet PDF文件第7页浏览型号GAL18V10-15LP的Datasheet PDF文件第8页浏览型号GAL18V10-15LP的Datasheet PDF文件第9页浏览型号GAL18V10-15LP的Datasheet PDF文件第11页浏览型号GAL18V10-15LP的Datasheet PDF文件第12页浏览型号GAL18V10-15LP的Datasheet PDF文件第13页浏览型号GAL18V10-15LP的Datasheet PDF文件第14页  
Specifications
GAL18V10
Switching Waveforms
INPUT or
I/O FEEDB ACK
INPUT or
I/O FEEDB ACK
VALID INPUT
VALID INPUT
t
su
t
h
t
co
t
p d
CO MB INA TO RI AL
OUTPUT
CLK
R EG I ST E RE D
OUTPUT
Combinatorial Output
1/
f
ma x
(external fdbk)
Registered Output
INPUT or
I/O FEEDB ACK
t
dis
OUTPUT
t
en
CLK
1/
f
max (internal fdbk)
Input or I/O to Output Enable/Disable
R EG I ST E RE D
FEED BACK
t
cf
t
s u
f
max with Feedback
t
wh
CLK
t
wl
1/
f
ma x
(w/o fdbk)
Clock Width
INPUT or
I/O FEEDB ACK
DRIVI NG SP
CLK
INPUT or
I/O FEEDB ACK
DRIVI NG AR
t
su
t
h
t
co
t
spr
CLK
t
arw
t
arr
R EG I ST E RE D
OUT PUT
R EG I ST E RE D
OUT PUT
t
ar
Synchronous Preset
Asynchronous Reset
10