莱迪思半导体公司
表2-4 。操作PFU模式
逻辑
LUT 4×8或
MUX 2×1 ×8
LUT 5×4或
MUX 4×1 ×4
LUT 6X 2
MUX 8×1 ×2
LUT 7X1或
MUX 16X1 ×1
纹波
2位添加×4
2比特的分×4
2位计数器×4
2比特的小样×4
内存
1
SPR16x2 ×4
DPR16x2 ×2
SPR16x4 ×2
DPR16x4 ×1
SPR16x8 ×1
架构
的LatticeXP系列数据手册
只读存储器
ROM16x1 ×8
ROM16x2 ×4
ROM16x4 ×2
ROM16x8 ×1
1.这些模式是不是在PFF块可用
路由
有设置在所述的LatticeXP设备单独路由信号或作为总线与相关的资源
控制信号。路由资源包括开关电路，缓冲器和金属互连（路由）段
求。
间PFU的连接是其中x1 （跨越两个PFU ） ×2 （跨越三个PFU）和5233 （跨越7 PFU） 。
在X1和X2连接提供快速和英法fi cient连接在水平，垂直和对角线方向上。该
X2和X6的资源进行缓冲，允许短距离和长距离的连接PFU就能之间的路由。
ispLEVER设计工具采用的综合工具，场所和路线的设计输出。一般地，
布局和布线工具是完全自动的，虽然一个交互式布线编辑器，可优化
设计。
时钟分配网络
时钟输入端从外部I / O ，则SYSCLOCK ™锁相环或路由选择。这些时钟输入被馈送
通过经由一个时钟分配系统的芯片。
主时钟源
的LatticeXP设备源于三个主要来源时钟： PLL输出，专用的时钟输入和路由。 Lat-
ticeXP器件具有两个到四个SYSCLOCK的PLL ，位于该设备的左侧和右侧。有四个
专用时钟输入，一个在设备的每一侧上。如图2-5所示的20个主时钟源。
2-6
LATTICE [ LATTICE SEMICONDUCTOR ]
