MV78100
硬件规格
2.2.4
设备总线接口引脚分配
如果使用的是16位的设备总线, DEV_AD [23:16]和DEV_WEn [ 3 : 2 ]可用于销
复用(如MPP引脚)。如果使用的是8位总线设备也DEV_AD [15 : 9]
DEV_WEn [1] ,可用于标签复用(见
有关详细信息) 。
NAND闪存接口信号被复用在设备总线接口和MPP
销。参阅在NAND快闪存储器部
MV76100 , MV78100和MV78200
功能特定网络阳离子
了解更多信息。
记
表6:
设备总线接口引脚分配
I / O
P中泰P·E
P流ê ř
轨
VDDO_C
描述
引脚名称
DEV_CSn [3 :0]的
O
CMOS
设备总线芯片选择对应于银行[3:0 ] 。
注意:
这些引脚具有内部上拉电阻。
设备总线引导芯片选择对应于引导银行。
注意:
该引脚具有集成上拉电阻。
设备总线输出使能
注意:
该引脚具有集成上拉电阻。
作为DEV_A [ 15 ] (器件地址总线),在第一个周期的ALE
(DEV_ALE[1]).
DEV_BootCSn
O
CMOS
VDDO_C
DEV_OEn /
DEV_A[15]
O
CMOS
VDDO_C
DEV_WEn [3:0 ] /
DEV_A[16]
O
CMOS
VDDO_C
设备总线字节写使能(每个字节位)
注意:
这些引脚集成了上拉/下拉电阻。
查看详细信息
DEV_WEn [0]中用作DEV_A [16] (装置地址总线)
第一ALE周期( DEV_ALE [1]) 。
DEV_ALE [1 :0]的
O
CMOS
VDDO_C
设备总线地址锁存使能
注意:
这些引脚集成了上拉/下拉电阻。
查看详细信息
在数据阶段(设备数据总线) :用作DEV_AD [7:0 ] 。
在写访问的推动下MV78100 ,并通过读取设备
访问。
注意:
这些引脚集成了上拉/下拉电阻。
查看详细信息
在第一个周期的ALE (设备地址总线) :作为DEV_A [ 6月13日]
(DEV_ALE[1]).
作为在第二ALE DEV_A [ 26:19 ] (器件地址总线)
周期( DEV_ALE [0]) 。
DEV_AD [7:0 ] /
DEV_A [13: 6 ] /
DEV_A [ 26:19 ]
T / S
I / O
CMOS
VDDO_C
MV- S104552 - U0 Rev. D的
第26页
文档分类:专有信息
©2008 Marvell公司
2008年,初步12月6日,