1GB ： X4，X8 ， X16 DDR2 SDRAM
读
不发，直到
t
RP得到满足。然而，该行预充电时间部分期间被隐藏
最后一个数据元素的访问。
的读取到预充电为BL = 4的例子示出图51中的图50和中
为BL = 8的读取到预充电期间同一家银行的延迟AL + BL /
2 - 2CK + MAX （
t
RTP /
t
CK或2× ，CK） ，其中最大值是指两个中的较大。
图50 ：读至预充电 - BL = 4
T0
4-bit
预取
T1
T2
T3
T4
T5
T6
T7
CK ＃
CK
命令
读
NOP
NOP
PRE
NOP
NOP
法案
NOP
AL + BL / 2 - 2CK + MAX （ tRTP / TCK或2CK ）
地址
A10
银行
a
银行
a
有效
AL = 1
CL = 3
≥
tRTP （MIN）
DO
≥
tRAS的（分）
≥
tRC的（ MIN ）
DO
DO
银行
a
有效
DQS ， DQS ＃
DQ
DO
≥
激进党（分钟）
数据转换
不在乎
注意事项：
1. RL = 4（ AL = 1 ，CL = 3）。 BL = 4 。
2.
t
RTP
≥
2个时钟周期。
3所示额定
t
交流，
t
DQSCK和
t
DQSQ 。
图51 ：读至预充电 - BL = 8
T0
读
第4位
预取
T1
NOP
T2
NOP
第二个4位
预取
T3
NOP
T4
NOP
T5
PRE
T6
NOP
T7
NOP
T8
法案
CK ＃
CK
命令
AL + BL / 2 - 2CK + MAX （ tRTP / TCK或2CK ）
地址
A10
AL = 1
DQS ， DQS ＃
DQ
DO
≥t
RTP（ MIN）的
≥t
RAS （分钟）
≥t
RC （ MIN ）
数据转换
不在乎
DO
DO
DO
DO
DO
DO
DO
CL = 3
银行
a
银行
a
银行
a
有效
有效
≥t
RP （MIN）
注意事项：
1. RL = 4（ AL = 1 ，CL = 3）。 BL = 8 。
2.
t
RTP
≥
2个时钟周期。
3所示额定
t
交流，
t
DQSCK和
t
DQSQ 。
PDF ： 09005aef821ae8bf
1GbDDR2.pdf - 牧师牛逼02/10 EN
95
美光科技公司保留更改产品或规格，恕不另行通知。
©
2004年美光科技公司保留所有权利。
MICRON [ MICRON TECHNOLOGY ]
