1GB ： X4，X8 ， X16 DDR2 SDRAM
读
图54 ： X4，X8数据输出时序 -
t
DQSQ ，
t
QH和数据有效窗口
T1
T2
T2n
T3
T3n
T4
CK ＃
CK
tHP1
tHP1
tDQSQ2
tHP1
tHP1
tDQSQ2
tHP1
tDQSQ2
tHP1
tDQSQ2
DQS ＃
DQS3
DQ （上次数据有效）
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ （第一数据不再有效）
tQH5
tQH5
TQHS
tQH5
TQHS
tQH5
TQHS
TQHS
DQ （上次数据有效）
DQ （第一数据不再有效）
所有的DQ和DQS collectively6
最早的信号转换
最新信号转换
T2
T2
T2n
T2n
T3
T3
T3n
T3n
T2
T2n
T3
T3n
数据
有效
窗口
数据
有效
窗口
数据
有效
窗口
数据
有效
窗口
注意事项：
1.
t
惠普的小
t
CL或
t
CH时钟转换统称当银行处于活动状态。
2.
t
DQSQ导出每个DQS时钟边沿，是不是累积随着时间的推移，开始DQS
过渡，并与DQ的最后一个有效的过渡结束。
3. DQ过渡DQS变化确定后
t
DQSQ窗口。 DQS在过渡
T2和T2N是“早DQS ， ”在T3是“名义DQS ”，并在T3n使用的“迟到DQS 。 ”
4. DQ0 ， DQ1 ， DQ2 ， DQ3为x4或DQ0 - DQ7的X8 。
5.
t
QH源自
t
HP ：
t
QH =
t
惠普 -
t
QHS 。
6.数据有效窗口，导出每个DQS变化并且被定义为
t
QH -
t
DQSQ 。
PDF ： 09005aef821ae8bf
1GbDDR2.pdf - 牧师牛逼02/10 EN
99
美光科技公司保留更改产品或规格，恕不另行通知。
©
2004年美光科技公司保留所有权利。
MICRON [ MICRON TECHNOLOGY ]
