梅格16 ×4
FPM DRAM
一般说明（续）
通过地址位寻址。首先，行地址是
由RAS ＃信号，然后由列地址锁存
CAS ＃ 。这两款器件提供快速-PAGE -MODE操作
化，从而实现快速的连续的数据操作（读，
写或者读 - 修改 - 写）给定的行内。
该MT4LC16M4A7和MT4LC16M4T8必须
为了留住存储的数据定期刷新。
而MT4LC16M4T8刷新一行，每
CBR循环。因此，无论使用哪种设备，执行4096 CBR
周期涵盖的所有行。该CBR刷新将调用
自动RAS ＃寻址内部的刷新计数器
ING 。另外， RAS ＃ - 只有REFRESH能力
本质上提供的。然而，利用这种方法只
一排被刷新一次;所以对于MT4LC16M4A7 ，
8,192 RAS ＃ - 只有更新周期必须执行
每64ms的覆盖所有行。一些兼容性问题
会变得明显。 JEDEC强烈推荐
采用CBR刷新此设备。
一个可选的自刷新模式也可在
“S”版本。自刷新功能在启动
执行CBR刷新周期并持有RAS ＃
低为指定
t
RASS 。在“S ”选项允许
128毫秒的延长更新周期，即每31.25μs
行了4K刷新和15.625μs每行一个8K
刷新，采用分布式CBR刷新的时候。这
刷新速率可以在正常操作过程中得到应用，如
以及在待机或电池备份模式。
自刷新模式时，通过驱动RAS＃终止
高对的最小时间
t
RPS 。该延迟允许
结束所有的内部刷新周期中可能
在过程中的RAS ＃低到高的时间
过渡。如果该DRAM控制器采用分布式
CBR刷新序列，则不需要刷新突发
在退出自刷新。然而，如果在DRAM CON-
控制器采用RAS ＃ - 只或突发CBR刷新SE-
quence ，所有行必须在平均范围内被刷新
之前恢复正常的内部刷新率
操作。
快页模式访问
在DRAM中的每个位置是唯一地寻址
中提到的一般说明。对于数据
每个位置，通过4个I / O引脚（访问DQ0-
DQ3 ） 。 WE＃信号必须被激活以执行
写操作;否则，一个读操作将是
进行。将OE ＃信号必须被激活，使
DQ输出驱动程序的读访问，并且可以是
停用如有必要，禁止输出数据。
FAST- PAGE -MODE操作总是启动
同一个行地址选通，在由RAS ＃信号，
接着是列地址选通，在由CAS＃ ，只是
像单一位置访问。然而，随后的
行中的列位置可以被访问
在页模式中的循环时间。这是通过
骑自行车CAS ＃按住RAS ＃低和进入
新的列地址，每个CAS ＃周期。回国
RAS ＃ HIGH终止快速页面模式操作
化。
DRAM刷新
供电电压必须保持在所述试样
田间的水平，并且刷新要求，必须在满足
命令保留在DRAM中存储的数据。刷新
要求通过刷新所有8,192行（ A7 ）满足
或所有4096行（ T8）的DRAM阵列中至少有一次
每64毫秒。推荐的步骤是执行
4096 CBR刷新周期，无论是均匀分布的，或
分组阵阵，每64毫秒。该MT4LC16M4A7
内部刷新两排，每CBR循环，
待机
返回RAS ＃和CAS ＃ HIGH终止
存储器周期和减小芯片的电流，以减小
待机水平。芯片被预处理为下一
在RAS ＃高时间周期。
梅格16 ×4 FPM DRAM
D21_2.p65 - 修订版5/00
3
美光科技公司保留更改产品或规格，恕不另行通知。
© 2000年，美光科技公司
MICRON [ MICRON TECHNOLOGY ]
