8MB ： 512K ×18 ， 256K X 32/36
PIPELINED ， SCD SYNCBURST SRAM
TQFP引脚说明
x18
x32/x36
符号
SA0
SA1
SA
TYPE
输入
描述
同步地址输入：这些输入注册和必备
满足建立和保持周围CLK的上升缘时间。两
不同管脚可用于TQFP封装。
37
37
36
36
32-35, 44-50, 32-35, 44-50,
80-82, 99,
81, 82, 99,
100
100
92
（T版）
92
（T版）
43
（S版）
43
（S版）
93
94
–
–
93
94
95
96
BWA ＃
BWB ＃
BWC ＃
BWD ＃
输入
同步字节写使能：这些低电平输入允许
单个字节写入，并必须满足建立和保持
围绕CLK的上升沿时间。字节写使能为低电平
对于写周期，高表示读周期。对于X18的版本，
BWA ＃控制DQA引脚和DQPa ; BWB ＃ DQB控制引脚，
DQPb 。对于X32和X36版本， BWA ＃控制DQA引脚和
DQPa ; BWB ＃ DQB控制引脚和DQPb ; BWC ＃控制DQC销
和DQPc ; BWD ＃ DQD控制引脚和DQPd 。奇偶仅
在X18和X36的版本。
字节写使能：此低电平输入允许字节写
操作和必须满足建立和保持周围的倍
上升CLK的边缘。
全局写：此低电平输入允许一个完整的18- ，32-或36位
写发生独立于BWE ＃和BWX ＃线，并且必须
满足建立和保持周围CLK的上升缘时间。
时钟：这个信号寄存器的地址，数据，芯片使能字节写
启用并在其上升沿突发控制输入。所有同步
输入必须满足建立和保持全天候的崛起时代
边缘。
同步芯片使能：此低电平输入用于启用
设备和条件的内部使用的ADSP ＃ 。 CE ＃被采样
只有当一个新的外部地址被加载。
同步芯片使能：此低电平输入用于启用
该装置和只进行采样时，一个新的外部地址是
加载。 CE2 ＃仅适用于在S版本。
贪睡启用：此高电平有效，异步输入导致
设备进入低功耗待机模式，其中，在所有的数据
存储器阵列被保留。当ZZ是积极的，所有其他的输入是
忽略不计。
同步芯片使能：此高电平输入是用来启用
该装置和只进行采样时，一个新的外部地址是
加载。
输出使能：此低电平有效，异步输入使
数据I / O输出驱动器。
同步地址前进：此低电平输入用于
推进内部突发计数器，控制后的突发存取
外部地址被加载。该引脚上的高电平有效使等待
要生成的状态（无地址提前） 。为了确保使用正确的
在写周期地址， ADV ＃必须为高电平的上升沿
一个ADSP ＃周期后的第一个时钟启动。
87
87
BWE ＃
输入
88
88
GW ＃
输入
89
89
CLK
输入
98
98
CE＃
输入
92
（S版）
64
92
（S版）
64
CE2#
输入
ZZ
输入
97
97
CE2
输入
86
83
86
83
OE ＃
ADV ＃
输入
输入
（接下页）
8MB ： 512K ×18 ， 256K X 32/36流水线， SCD SyncBurst SRAM
MT58L512L18P_C.p65 - 修订版2/02
7
美光科技公司保留更改产品或规格，恕不另行通知。
© 2002年，美光科技公司
MICRON [ MICRON TECHNOLOGY ]
