MT8952B
ISO- CMOS
TXCEN
RXCEN
CDSTo
CDSTi
WD
IRQ
A0
A1
A2
A3
CS
E
读/写
VSS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VDD
RST
F0i
长江基建
TEOP
REOP
D7
D6
D5
D4
D3
D2
D1
D0
4
3
2
1
28
27
26
•
CDSTi
CDSTo
RXCEN
TXCEN
VDD
RST
F0i
28引脚PDIP / CERDIP / SOIC
图2 - 引脚连接
引脚说明
PIN号
1
名字
TXCEN
描述
传输时钟使能 -
此低电平输入使能的外部发射部分
定时模式。当低， CDSTo启用和HIGH的时候， CDSTo处于高阻
状态。如果协议控制器是在内部计时模式，此输入将被忽略。
接收时钟使能 -
此低电平输入使能在外部接收部分
定时模式。当低， CDSTi启用和HIGH的时候，时钟接收
部分被抑制。如果协议控制器是在内部计时模式，这是输入
忽略不计。
在ST- BUS格式， C和D通道输出
- 这是从输出的串行格式的数据
发射机中的NRZ形式。这是ST -BUS格式，如果协议控制器在内部
在选定的时隙中的数据定时模式（ 0,2,3和4）和C通道的信息
在时隙号1.如果协议控制器处于外部时钟模式，格式化的数据
输出的时钟（ CKI）时TXCEN低的上升沿。如果TXCEN为高， CDSTo是
在高阻抗状态。
C和D ST -BUS格式输入通道 -
这是将数据输入到串行格式
接收器NRZ格式。它必须在ST -BUS格式，如果协议控制器在内部
在选定的时隙，输入数据的定时模式（ 0,2,3和4）和C通道
在时隙1号的信息。如果控制器处于外部时钟模式，串行输入
数据进行采样的时钟CKI的下降沿时RXCEN为LOW 。如果是RXCEN
高电平时，时钟接收部分被抑制。
看门狗定时器输出
- 通常一个高电平输出变低，如果看门狗定时器
超时或外部复位（ RST ）为低。在WD输出保持低电平，只要
如RST保持低电平。
中断请求输出（开漏） -
此低电平有效输出的NotI网络上课的控制
微处理器的中断请求。它为低时，只有在中断位
使能寄存器进行编程，以确认定义的中断作为德网络源
在中断标志寄存器。
地址总线输入
- 这些位寻址的协议控制器的各个寄存器。
他们选择与CS ， R / W输入和E时钟结合的内部寄存器。 （参考
表1 ）
2
RXCEN
3
CDSTo
4
CDSTi
5
WD
6
IRQ
7-10
A0-A3
3-62
E
读/写
VSS
D0
D1
D2
D3
12
13
14
15
16
17
18
WD
IRQ
A0
A1
A2
A3
CS
5
6
7
8
9
10
11
25
24
23
22
21
20
19
长江基建
TEOP
REOP
D7
D6
D5
D4
28引脚PLCC
MITEL [ MITEL NETWORKS CORPORATION ]
