V54C3128(16/80/40)4V(T/S)
V 54 C 3 128XX 4 V A L S
Mosel Vitelic
Manufactured
SYNCHRONOUS
DRAM FAMILY
Device
Number
Special
Feature
Speed
6 ns
7 ns
8 ns
Component
Package
L=Low Power
4 Banks
Component Rev Level
V=LVTTL
Description
SOC BGA
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
DQ15
DQ14
VDDQ
DQ11
DQ10
VDDQ
NC
NC
VREF
NC
NC
A11
A8
A6
A4
CILETIV LESO M
Pkg.
S
Pin Count
60
C=CMOS Family
3.3V, LVTTL INTERFACE
128Mb(4K Refresh)
60 Pin WBGA PIN CONFIGURATION
Top View
128 Mb SDRAM Ball Assignment
X16
X8
X4
(60-Ball SOC)
(60-Ball TrueCSP)
X4
X8
X16
1
2
VSS
VSSQ
DQ13
DQ12
VSSQ
DQ9
DQ8
VSS
DQMH
CLK
CKE
A9
A7
A5
VSS
1
DQ7
NC
VDDQ
DQ5
NC
VDDQ
NC
NC
VREF
NC
NC
A11
A8
A6
A4
2
VSS
VSSQ
DQ6
NC
VSSQ
DQ4
NC
VSS
DQM
CLK
CKE
A9
A7
A5
VSS
1
NC
NC
VDDQ
NC
NC
VDDQ
NC
NC
VREF
NC
NC
A11
A8
A6
A4
2
VSS
VSSQ
DQ3
NC
VSSQ
DQ2
NC
VSS
DQM
CLK
CKE
A9
A7
A5
VSS
1
VDD
VDDQ
DQ0
NC
VDDQ
DQ1
NC
VDD
WE#
RAS#
NC
BA1
A0
A2
VDD
2
NC
NC
VSSQ
NC
NC
VSSQ
NC
NC
CAS#
NC
CS#
BA0
A10
A1
A3
1
VDD
VDDQ
DQ1
NC
VDDQ
DQ3
NC
VDD
WE#
RAS#
NC
BA1
A0
A2
VDD
2
DQ0
NC
VSSQ
DQ2
NC
VSSQ
NC
NC
CAS#
NC
CS#
BA0
A10
A1
A3
1
VDD
VDDQ
DQ2
DQ3
VDDQ
DQ6
DQ7
VDD
WE#
RAS#
NC
BA1
A0
A2
VDD
2
DQ0
DQ1
VSSQ
DQ4
DQ5
VSSQ
NC
DQML
CAS#
NC
CS#
BA0
A10
A1
A3
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
TOP VIEW
V54C3128(16/80/40)4V(T/S) Rev. 1.2 August 2002
2
MOSEL [ MOSEL VITELIC, CORP ]
