SPI模式
M25PE16
3
SPI模式
这些设备可以被驱动通过一个微控制器，其SPI外设运行中的任一
以下两种模式：
●
●
CPOL = 0 ， CPHA = 0
CPOL = 1 ， CPHA = 1
对于这两种模式中，输入数据被锁存到串行时钟（ C）的上升沿，并
输出数据是从串行时钟（ C）的下降沿。
两种模式之间的差异，如图
是时钟的极性时，
总线主机在待机模式而不是传输数据：
●
●
Ç保持在0 （ CPOL = 0 ， CPHA = 0 ）
Ç保持在1 （ CPOL = 1 ， CPHA = 1 ）
SPI总线上总线主机和存储设备
V
SS
V
CC
R
SDO
SPI接口与
（ CPOL ， CPHA ） =
（0 ，0）或（1， 1）
SDI
SCK
Ç Q D
SPI总线主控器
R
CS3
CS2 CS1
S
W
RESET
S
W
RESET
S
W
RESET
SPI存储器
设备
V
CC
V
SS
R
SPI存储器
设备
Ç Q D
V
CC
V
SS
R
SPI存储器
设备
Ç Q D
V
CC
V
SS
网络连接gure 3 。
AI12836c
1.写保护（ W）和复位（ RESET）信号应该是驱动，高低合适。
示出了连接到MCU上的SPI总线3的设备的一个例子。只有一个
设备被选择的时间，所以只有一个设备驱动的串行数据输出（Q）系在一
时，其它设备是高阻抗。电阻器R（在所示
保证
若总线主控器留下了S线处于高阻抗的M25PE16未选择
状态。作为总线主机可能进入的状态下，所有的输入/输出处于高阻抗
在同一时间（例如，当总线主控器被复位） ，时钟线（C）的必须
连接到外部的下拉电阻，这样，当所有的输入/输出成为高
阻抗，标线被拉到高而C线被拉到低电平（从而确保S和
c执行不同时变为高电平，所以，该吨
SHCH
要求得到满足） 。该
的R的典型值是100千欧，假设时间一定R * C的
p
(C
p
=寄生
总线线路的电容）比总线主控器留下，在此期间的时间短
SPI总线的高阻抗。
10/58
NUMONYX [ NUMONYX B.V ]
