恒忆™嵌入式闪存( J3 V 。 D)
7.2
编写规范
表11 :写操作
#
符号
参数
密度
适用于所有
速度
民
32兆位
W1
t
PHWL
(t
PHEL
)
RP #高价回收到WE# ( CE
X
)走出低
64兆位
128兆位
W2
W3
W4
W5
W6
W7
W8
W9
W11
W12
W13
W15
t
ELWL
(t
WLEL
)
t
WP
t
DVWH
(t
DVEH
)
t
AVWH
(t
AVEH
)
t
WHEH
(t
EHWH
)
t
WHDX
(t
EHDX
)
t
WHAX
(t
EHAX
)
t
WPH
t
VPWH
(t
VPEH
)
t
WHGL
(t
EHGL
)
t
WHRL
(t
EHRL
)
t
QVVL
CE
X
( WE# )低WE# ( CE
X
)走出低
把脉冲宽度
数据建立到WE# ( CE
X
)变高
地址设置到WE# ( CE
X
)变高
CE
X
( WE# )持有WE# ( CE
X
)高
从WE#数据保持( CE
X
)高
从WE#地址保持( CE
X
)高
写脉冲宽高
V
笔
安装到WE# ( CE
X
)变高
之前读写恢复
WE# ( CE
X
)高到STS走出低
V
笔
从有效SRD举行,STS变高
0
所有
150
180
210
0
60
50
55
0
0
0
30
0
35
500
ns
1,2,4
1,2,4
1,2,5
1,2,5
1,2,
1,2,
1,2,
1,2,6
1,2,3
1,2,7
1,2,8
1,2,3,8,9
最大
1,2,3
单位
笔记
注意事项:
CE
X
低被定义为CE0 , CE1 , CE2或的第一边缘,使设备。 CE
X
高被限定在CE0 , CE1 , CE2或的第一边缘是显示
禁止进入的设备。
1.
阅读过程中块擦除,编程和锁定位配置操作时序特性是相同的时
只读操作。请参阅
交流特性 - 只读操作。
2.
写操作可以启动和终止,要么CE
X
或WE # 。
3.
采样,未经100%测试。
4.
把脉冲宽度(T
WP
)从CE的定义
X
或WE #变低(取变低为止) ,以CE
X
或WE #变为高电平
(取高电平在前) 。因此,T
WP
= t
WLWH
= t
ELEH
= t
WLEH
= t
ELWH
.
5.
请参阅
为有效的A
IN
和D
IN
块擦除,
程序或锁定位配置。
6.
写脉冲宽度高(T
WPH
)从CE的定义
X
或WE #变高(取变高先)向行政长官
X
或WE #去
低(两者为低优先)。因此,T
WPH
= t
WHWL
= t
EHEL
= t
WHEL
= t
EHWL
.
7.
对于数组访问,T
AVQV
需要除了吨
WHGL
对于一个写之后的任何访问。
8.
STS时序是基于配置的RY / BY #默认模式STS 。
9.
V
笔
应在V举行
金边
直到确定块擦除,编程或锁定位配置成功( SR [ 1,3,4,5 ]
= 0).
2007年11月
308551-05
数据表
27