September 2006
rev 1.1
Block Diagram
PECL_CLK
PECL_CLK
0
PCS2I9940L
Q0
LVCMOS_CLK
LVCMOS_CLK_Sel
(Internal Pulldown)
Q17
1
16
Q1-Q16
Pin Diagram
GNDO
17
16
15
14
PCS2I9940L
13
12
11
10
9
1
2
3
4
5
6
7
8
V
CCO
Q12
Q13
Q14
GNDO
Q15
Q16
Q17
V
CCO
Q10
19
PECL_CLK
Q6
Q7
GNDO
Q5
Q4
Q3
V
CC0
Q2
Q1
Q0
24
25
26
27
28
29
30
31
32
23
22
Q8
21
20
18
GNDO
GNDI
LVCMOS_CLK
Table 1. Function Table
LVCMOS_CLK_Sel
0
1
Input
PECL_CLK
LVCMOS_CLK
LVCMOS_CLK_S
l
PECL_CLK
Table 2. Power Supply Voltages
Supply Pin
V
CCI
V
CCO
V
CCI
Q11
V
CCI
Q9
Voltage Level
2.5V or 3.3V ± 5%
2.5V or 3.3V ± 5%
Low Voltage 1:18 Clock Distribution Chip
Notice: The information in this document is subject to change without notice.
2 of 13