互联网数据表
HYB18T512[40/80/16]0AF(L)–[3/3S/3.7/5]
512 - Mbit的DDR2 SDRAM
1
1.1
概观
特点
•数据掩码（ DM ），用于写入数据
•中科院发布了可编程的附加延迟更好
指令和数据总线效率
•片外驱动器阻抗调整（ OCD）和开 -
模端接（ ODT）为更好的信号质量。
•自动预充电操作进行读取和写入突发
•自动刷新，自刷新和节能电源 -
断模式
•平均更新周期7.8
µs
在
T
例
低于
85 ℃， 85 ℃和95 ℃的3.9微秒
•支持最高温度自刷新模式
•完整和强度降低数据输出驱动器
• 1K字节的页面大小
×
4 &
×
8 ， 2 K字节页大小
×
16
•无铅封装： P- TFBGA - 60
×
4 &
×
8
组件， P- TFBGA -84进行
×
16组件
•符合RoHS标准的产品
1)
本章提供了512兆DDR2 SDRAM产品系列的概述，并介绍了其主要特点。
512 - Mbit的DDR2 SDRAM提供以下主要功能：
• 1.8 V ±0.1 V电源1.8 V± 0.1 V（ SSTL_18 ）
兼容的I / O
• DRAM的组织与/ 4 ， 8和16的数据输出
•双数据速率的架构：每两次数据传输
时钟周期，四个内部银行的并发操作
• CAS延时：3， 4和5
•突发长度： 4和8
•差分时钟输入（ CK和CK ）
•双向，差分数据选通（ DQS和DQS ）是
发送/接收的数据。与读取边缘对齐
数据中心对齐与写入数据。
• DLL对齐DQ和DQS转换时钟
• DQS可以用于单端数据选通信号被禁止
手术
•进入每个时钟上升沿命令，数据和
数据掩码被引用到的DQS的两个边缘
表1
为-3性能表（ S）
产品型号代码的运行速度
速度等级
马克斯。时钟频率
@CL5
@CL4
@CL3
分钟。 RAS -CAS延迟
分钟。行预充电时间
分钟。行活动时间
分钟。行周期时间
–3
DDR2-667C 4-4-4
–3S
DDR2-667D 5-5-5
333
266
200
15
15
45
60
单位
—
兆赫
兆赫
兆赫
ns
ns
ns
ns
f
CK5
f
CK4
f
CK3
t
RCD
t
RP
t
RAS
t
RC
333
333
200
12
12
45
57
1 ）符合RoHS产品：使用某些有害物质指令（RoHS ）的电气和电子设备中限制的定义
在指令2002/95 /由27理事会，欧洲议会和2003年1月发行的这些物质包括汞EC ，
铅，镉，六价铬，多溴联苯和多溴联苯醚。
牧师1.71 ， 2007-01
03062006-CPCN-4867
3
QIMONDA [ QIMONDA AG ]
