互联网数据表
HYB18T512[40/80/16]0AF(L)–[3/3S/3.7/5]
512 - Mbit的DDR2 SDRAM
2
2.1
引脚配置
引脚配置TFBGA - 60 TFBGA -84
本章包括引脚配置。
一个DDR2 SDRAM的引脚配置中列出的功能
在Pin #和缓冲器类型中使用的缩写
列中的说明
和
分别。引脚编号为FBGA封装的描述
为
×
4,
为
×
8
为
×
16.
表6
DDR2 SDRAM的引脚配置
针#
名字
针
TYPE
I
I
I
I
I
I
卜FF器
TYPE
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
时钟使能
时钟信号CK,互补时钟信号CK的
注:请参阅X4 / X8组织功能描述
时钟使能
注:请参阅X4 / X8组织功能描述
行地址选通(RAS) ,列地址选通(CAS) ,写
使能( WE)
芯片选择
行地址选通(RAS) ,列地址选通(CAS) ,写
使能( WE)
芯片选择
银行地址总线1 : 0
功能
时钟信号
×4/×8
组织
E8
F8
F2
J8
K8
K2
CK
CK
CKE
CK
CK
CKE
时钟信号CK,互补时钟信号CK的
时钟信号
×16
组织
控制信号的
×4/×8
组织
F7
G7
F3
G8
K7
L7
K3
L8
G2
G3
RAS
CAS
WE
CS
RAS
CAS
WE
CS
BA0
BA1
I
I
I
I
I
I
I
I
I
I
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
控制信号的
×16
组织
地址信号
×4/×8
组织
牧师1.71 , 2007-01
03062006-CPCN-4867
7