互联网数据表
HY[B/I]18T1G[40/80/16]0B[C/F](L/V)
1千兆位双数据速率- SDRAM双
2.2
芯片配置为PG - TFBGA -84
一个DDR2 SDRAM的芯片配置在列出的功能
在球# /缓冲器类型使用的缩写
列中的说明
和
分别。
表10
DDR SDRAM内存芯片配置
球#
名字
球
TYPE
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
卜FF器
TYPE
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
地址信号12 :0,地址信号10 / Autoprecharge
芯片选择
银行地址总线2 : 0
注: 1千兆组件和高
时钟使能
行地址选通(RAS) ,列地址选通(CAS) ,写
使能( WE)
功能
时钟信号
×16
组织
J8
K8
K2
K7
L7
K3
L8
L2
L3
L1
M8
M3
M7
N2
N8
N3
N7
P2
P8
P3
M2
P7
R2
CK
CK
CKE
RAS
CAS
WE
CS
BA0
BA1
BA2
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
AP
A11
A12
时钟信号CK,CK
控制信号的
×16
组织
地址信号
×16
组织
修订版1.3 , 2007-07
03062006-ZNH8-HURV
14