互联网数据表
HYS64T[32/64/128]xxxEDL–[25F/…/3.7](–)B2
小轮廓DDR2 SDRAM模块
PIN号
109
地址信号
107
106
85
名字
WE
BA0
BA1
BA2
NC
针
TYPE
I
I
I
I
NC
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
NC
I
NC
卜FF器
TYPE
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
—
SSTL
—
功能
写使能
银行地址总线2 ： 0
四个或八个选择其中DDR2 SDRAM内部银行
被激活。
银行地址总线2
大于512MB的DDR2 SDRAM更高
超过1GB的DDR2 SDRAM少
地址总线12：0
在一个银行激活指令周期，定义行
当在交叉点的上升沿的采样处理
的CK和CK的下降沿。在读或写
指令周期中，取样时定义了列地址
在CK和下降沿的上升沿的交叉点
的CK 。除了列地址， AP是用来
调用autoprecharge工作在突发读取结束
或写周期。如果AP处于高电平时， autoprecharge被选择并
BA0 - BAN定义了预充电银行。如果AP处于低电平，
autoprecharge被禁用。在预充电命令
周期，则AP配合使用BA0 - BAN控制
哪家银行（县）预充电。如果AP是HIGH ，所有银行将
预充电，无论BA0 - BAN输入的状态。如果AP
低，然后BA0禁用来哪家银行定义为
预充电。
地址信号12
注：基于256 MB或更大的模具模块
地址信号13
注： 1基于千兆模块
没有连接
注：基于512 MB或更小的裸片模块
地址信号14
注： 2千兆基于模块
没有连接
注意：模块基于1千兆或更小的裸片
数据总线63：0
注：数据输入/输出引脚
102
101
100
99
98
97
94
92
93
91
105
90
89
116
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
AP
A11
A12
A13
NC
86
A14
NC
数据信号
5
7
17
19
4
6
14
16
23
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
牧师1.13 ， 2007-10
08212006-PKYN-2H1B
7
QIMONDA [ QIMONDA AG ]
