FM25V20 - 的2Mb SPI F-RAM
W
S
HOLD
C
指令译码
时钟发生器
控制逻辑
写保护
32K ×64
FRAM阵列
指令寄存器
地址寄存器
计数器
D
18
8
Q
数据I / O寄存器
3
非易失性状态
注册
图1.框图
引脚说明
引脚名称
/S
I / O
输入
描述
片选：此低电平输入激活的设备。当高，器件进入
低功耗待机模式，忽略了其他的投入，以及所有输出三态。当
低电平时，器件内部激活C信号。上/ S的下降沿必须发生之前
每个操作码。
串行时钟：所有的I / O活动的同步串行时钟。输入锁存
在下降沿的上升沿和输出发生。由于该设备是静止的，则
时钟频率可以是0和40 MHz之间的任何值，并且可以在被中断
任何时间。
持有：在/ HOLD引脚用于当主机CPU必须中断存储操作
另一项任务。当/ HOLD为低电平，当前操作被暂停。该装置
忽略了对C或/ S的任何过渡。上/ HOLD所有过渡必须发生，而C为低。
如果不使用，/ HOLD引脚应连接到V
DD
.
写保护：此低电平有效防止脚写操作状态寄存器
只。提供6页和第7写保护的完整说明，如果是
不使用时， / W引脚应连接到V
DD
.
串行输入：所有的数据输入到该引脚上的设备。该引脚被采样到
上升的C边缘，在其他时间被忽略。它应该总是被驱动为有效的
逻辑电平，以满足我
DD
特定连接的阳离子。
* D可以连接至Q的单针数据接口。
串行输出：这是数据输出引脚。在读它的驱动并保持三
在其他时间，包括时/ HOLD低说明。数据转换是在驱动
串行时钟的下降沿。
* Q可以被连接到D为单个引脚的数据接口。
电源
地
C
输入
/ HOLD
输入
/W
输入
D
输入
Q
产量
VDD
VSS
供应
供应
修订版3.0
2012年8月
第17页2
RAMTRON [ RAMTRON INTERNATIONAL CORPORATION ]
