欢迎访问ic37.com |
会员登录 免费注册
发布采购

M306NNFHGP 参数 Datasheet PDF下载

M306NNFHGP图片预览
型号: M306NNFHGP
PDF下载: 下载PDF文件 查看货源
内容描述: 瑞萨MCU [Renesas MCU]
分类和应用: 微控制器和处理器外围集成电路时钟
文件页数/大小: 70 页 / 529 K
品牌: RENESAS [ RENESAS TECHNOLOGY CORP ]
 浏览型号M306NNFHGP的Datasheet PDF文件第2页浏览型号M306NNFHGP的Datasheet PDF文件第3页浏览型号M306NNFHGP的Datasheet PDF文件第4页浏览型号M306NNFHGP的Datasheet PDF文件第5页浏览型号M306NNFHGP的Datasheet PDF文件第7页浏览型号M306NNFHGP的Datasheet PDF文件第8页浏览型号M306NNFHGP的Datasheet PDF文件第9页浏览型号M306NNFHGP的Datasheet PDF文件第10页  
Under development
This document is under development and its contents are subject to change.
M16C/6N Group (M16C/6NL, M16C/6NN)
1. Overview
1.5 Pin Assignments
Figures 1.3 and 1.4 show the Pin Assignment (Top View). Tables 1.4 to1.8 list the List of Pin Names.
P1_2/D10
P1_1/D9
P1_0/D8
P0_7/AN0_7/D7
P0_6/AN0_6/D6
P0_5/AN0_5/D5
P0_4/AN0_4/D4
P0_3/AN0_3/D3
P0_2/AN0_2/D2
P0_1/AN0_1/D1
P0_0/AN0_0/D0
P10_7/AN7/KI3
P10_6/AN6/KI2
P10_5/AN5/KI1
P10_4/AN4/KI0
P10_3/AN3
P10_2/AN2
P10_1/AN1
AVSS
P10_0/AN0
VREF
AVCC
P9_7/ADTRG/SIN4
P9_6/ANEX1/CTX0/SOUT4
P9_5/ANEX0/CRX0/CLK4
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
P1_3/D11
P1_4/D12
P1_5/D13/INT3
P1_6/D14/INT4
P1_7/D15/INT5
P2_0/AN2_0/A0(/D0/-)
P2_1/AN2_1/A1(/D1/D0)
P2_2/AN2_2/A2(/D2/D1)
P2_3/AN2_3/A3(/D3/D2)
P2_4/AN2_4/A4(/D4/D3)
P2_5/AN2_5/A5(/D5/D4)
P2_6/AN2_6/A6(/D6/D5)
P2_7/AN2_7/A7(/D7/D6)
VSS
P3_0/A8(/-/D7)
VCC2
P3_1/A9
P3_2/A10
P3_3/A11
P3_4/A12
P3_5/A13
P3_6/A14
P3_7/A15
P4_0/A16
P4_1/A17
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
M16C/6N Group
(M16C/6NL)
P4_2/A18
P4_3/A19
P4_4/CS0
P4_5/CS1
P4_6/CS2
P4_7/CS3
P5_0/WRL/WR
P5_1/WRH/BHE
P5_2/RD
P5_3/BCLK
P5_4/HLDA
P5_5/HOLD
P5_6/ALE
P5_7/RDY/CLKOUT
P6_0/CTS0/RTS0
P6_1/CLK0
P6_2/RXD0/SCL0
P6_3/TXD0/SDA0
P6_4/CTS1/RTS1/CTS0/CLKS1
P6_5/CLK1
P6_6/RXD1/SCL1
P6_7/TXD1/SDA1
P7_0/TXD2/SDA2/TA0OUT
P7_1/RXD2/SCL2/TA0IN/TB5IN
(1)
P7_2/CLK2/TA1OUT/V
NOTE:
1. P7_1 and P9_1 are N channel open-drain pins.
Figure 1.3 Pin Assignments (Top View) (1)
Rev.2.10 Aug 25, 2006
REJ03B0061-0210
page 6 of 67
P9_4/DA1/TB4IN
P9_3/DA0/TB3IN
P9_2/TB2IN/SOUT3
(1)
P9_1/TB1IN/SIN3
P9_0/TB0IN/CLK3
BYTE
CNVSS
P8_7/XCIN
P8_6/XCOUT
RESET
XOUT
VSS
XIN
VCC1
P8_5/NMI
P8_4/INT2/ZP
P8_3/INT1
P8_2/INT0
P8_1/TA4IN/U
P8_0/TA4OUT/U(SIN4)
P7_7/TA3IN
P7_6/TA3OUT
P7_5/TA2IN/W(SOUT4)
P7_4/TA2OUT/W(CLK4)
P7_3/CTS2/RTS2/TA1IN/V
Package: PLQP0100KB-A (100P6Q-A)