K4J55323QF-GC
初始化
256M GDDR3 SDRAM
GDDR3 SDRAM芯片必须被加电并以预定的方式进行初始化。比其他的操作流程
那些
规定可能会导致不确定的操作。
1.接通电源，并保持CKE / RESET为低状态（所有其它输入可以是不确定的）
- 应用VDD和VDDQ同步
- Vref的前申请VDDQ 。 （输入无法识别为有效，直到V后
REF
加）
2.所需的最小100us的为前RESET引脚变高稳定电源
- 上电时的地址/命令主动终止值将被自动设置基于断复位和CKE的状态。
- 在复位的上升沿CKE引脚被锁存，以确定地址和命令总线终端价值。
如果CKE进行采样一个零地址终止被设置为ZQ的1/2。
如果CKE进行采样，一个地址终端设置为ZQ 。
- RESET必须保持在一个逻辑低电平和CS在上电时为高电平，以确保DQ输出将
处于高阻状态，所有活动的终结器关闭，所有DLL掉。
4.之前稳定的电源和时钟应用后，任何可执行命令所需的最小200us的时延。
5.一旦200us的延时已经满足，取消选定或NOP命令应该被应用，然后复位和CKE应该是
带到高，
6.发出预充电NOP命令后下面所有的命令。
7.发出一个虚拟MRS指令（ "00001000100001" ）
8.发出一个EMRS命令（ BA1BA0 = "01" ），以使该DLL 。
9.文档MRS命令（ BA0BA1 = "00" ），以重设该DLL与该操作参数进行编程。
20K时钟周期都需要锁定DLL 。
9.发出预充电ALL命令
10 。问题至少有两个自动刷新命令来更新驱动器阻抗和校准输出驱动器。
按照这些要求， GDDR3 SDRAM可以正常运行。
V
DDQ
V
DD
V
REF
T0
CK
CK
T1
Ta0
Tb0
Tc0
Td0
Te0
Tf0
水库
t
ATS
t
t
CH
t
CL
ATH
t
IS
t
IH
CKE
CKE
t
IS
t
IH
命令
NOP
PRE
DUMMY
太太
EMRS
太太
PRE
AR
AR
法案
DM
t
IS
t
IH
t
IS
t
IH
CODE
A0-A7, A9-A11
A8
t
CODE
t
CODE
RA
所有银行
t
IS
t
IH
IS
t
IH
所有银行
CODE
t
CODE
IS
t
CODE
t
RA
IS
t
IH
t
IS
t
IH
IS
t
IH
IH
BA0 ， BA1
RDQS
WDQS
DQ
T = 200us的
T=10ns
电：
V
DD
和CK稳定
激进党
预充电
所有银行
高
高
高
包= L ，
BA1 = L
包= H ，
BA1 = L
包= L ，
BA1 = L
BA
超过tMRD
加载模式寄存器
（虚拟MRS）
负载扩展
模式寄存器
超过tMRD
超过tMRD
激进党
1st
自动刷新
tRFC
2nd
自动刷新
tRFC
20K周期
加载模式寄存器
预充电
复位DLL
所有银行
- 9 -
REV 1.8 （ 2005年4月）
SAMSUNG [ SAMSUNG SEMICONDUCTOR ]
