Si102x/3x
17.6 。外部中断INT0和INT1
在INT0和INT1外部中断源可配置为高电平或低电平，边沿或电平敏感
略去。该IN0PL （ INT0极性）和IN1PL （ INT1极性）在IT01CF位寄存器选择高电平或
低电平有效; TCON中的IT0和IT1位（见“ 33.1定时器0和定时器1 ” 493页）中选择水平或
边缘敏感。下面的表列出了可能的配置。
IT0
1
1
0
0
IN0PL
0
1
0
1
INT0中断
低电平有效，边沿敏感
高电平有效，边沿敏感
低电平有效，电平触发
高电平有效，电平触发
IT1
1
1
0
0
IN1PL
0
1
0
1
INT1中断
低电平有效，边沿敏感
高电平有效，边沿敏感
低电平有效，电平触发
高电平有效，电平触发
INT0和INT1被分配到端口引脚在IT01CF寄存器定义（见SFR定义17.7 ） 。记
这INT0和INT0端口引脚分配是独立于任何交叉开关分配。 INT0和INT1
监视分配给它们的端口引脚，不影响被通过指定的端口引脚的外设
横梁。要指定一个端口引脚只INT0和/或INT1 ，使交叉开关跳过这个引脚（ S） 。
这可以通过设置寄存器XBR0中的相应位来实现（见“ 27.3优先权交叉开关
IE0 （ TCON.1 ）和IE1 （ TCON.3 ）作为中断标志为INT0和INT1外部接口
中断产生，分别。如果INT0和INT1外部中断被配置为边沿触发，相应的
中断标志由硬件自动清零当CPU进入ISR 。当
配置为电平敏感的中断标志保持逻辑1，而输入有效的定义
通过相应的极性位（ IN0PL或IN1PL ） ;该标志保持逻辑0 ，而输入无效。该
外部中断源必须一直保持输入有效直到中断请求被认可。然后，它必须
取消中断请求执行的ISR完成前或其他中断请求会
产生的。
248
修订版0.3
SILABS [ SILICON LABORATORIES ]
