Si5018
低噪声和DSPLL的稳定性，在
存在其中的数据被从输入端除去条件，
是，在PLL不会漂移足够的可能性
呈现出锁定的状态。
如果REFCLK被删除， LOL输出报警总是
断言的，当它已经确定，没有活动
上存在的REFCLK ，表示频率锁定状态
PLL的是未知的。
注意：
LOL中PWRDN / CAL是不是有效。
正弦
输入
抖动（UI
PP
)
20分贝/ decade的斜率
15
1.5
0.15
f0
f1
f2
频率
PLL性能
PLL的实现在Si5018采用的是全
符合建议的抖动规范
SONET / SDH设备由Bellcore GR- 253 -CORE ，
第2期， 1995年12月ITU -T G.958 。
抖动容限
f3
ft
SONET
数据速率
OC- 48
F0
（赫兹）
10
F1
（赫兹）
600
F2
（赫兹）
6000
F3
（千赫）
100
Ft
（千赫）
1000
该Si5018的耐受输入抖动超过的
如图4所示，该掩模的Bellcore /国际电信联盟掩模
定义的峰 - 峰值的正弦抖动电平即
当施加到差分数据必须容忍
该装置的输入端。
抖动转移
图4.抖动容限指标
抖动
跨˚F器
该Si5018是完全符合相关的Bellcore /
与SONET / SDH抖动传递ITU规范。
抖动转移被定义为输出信号的抖动的比值
于输入信号抖动的抖动频率的函数（见
被降解，正弦抖动的测试信号
大小由掩模在图4中所定义。
抖动产生
0.1分贝
A C C eptable
范围
20分贝/月ADE
坡
该Si5018超过了所有相关的规范抖动
代提出了SONET / SDH设备。该
抖动生成规范定义的抖动量
可能存在的所恢复的时钟和数据
当提供输出一个无抖动的输入信号。该
Si5018产生小于3.0 MUI
RMS
抖动时
带有无抖动输入数据。
Fc
FREQUENC ÿ
S ONET
DA TA镭德
OC- 48
Fc
（千赫）
2000
图5.抖动传输规范
断电
该Si5018提供了掉电引脚， PWRDN / CAL ，
禁用输出驱动器（ DOUT ， CLKOUT ） 。
当PWRDN / CAL引脚驱动为高电平，正
和CLKOUT和DOUT的负端分别
通过100连接到VDD
Ω
片内电阻。这
特征是在减少功耗有用
应用程序采用冗余串行通道。
当PWRDN / CAL被释放（设置为低）的数字
逻辑复位到一个已知的初始状态，重新校准
DSPLL ，并且将开始锁定到数据流中。
修订版1.2
11
SILABS [ SILICON LABORATORIES ]
