Si5326
针＃
4
引脚名称
C2B
I / O
O
信号电平
LVCMOS
描述
CKIN2无效的指标。
该引脚用作LOS （以及可选FOS）报警指示灯
对于CKIN2如果
CK2_BAD_PIN
= 1.
0 = CKIN2存在。
1 = LOS （ FOS）上CKIN2 。
有效极性可以通过改变
CK_BAD_POL 。
If
CK2_BAD_PIN
= 0时，该引脚三态。
供应量。
该器件工作在1.8V，2.5V或3.3V电源。绕行
电容应具有以下的Vdd引脚相关联：
5
0.1 µF
10
0.1 µF
32
0.1 µF
一个1.0 μF应尽可能靠近器件放置。
外部晶体或参考时钟。
外部晶振应连接到这些引脚使用内部
振荡器的参考依据。如果使用外部参考电压，适用REF-
erence时钟输入XA和XB留下脚悬空。外部基准
EnCE的必须由高品质的时钟源（ TCXO， OCXO） 。
销：对晶振或外部时钟频率由RATE [ 0 1 ]设置。
地面上。
必须连接到系统地。尽量减少地面路
阻抗对于该设备的最佳性能。
外部晶体或参考时钟速率。
该选择外部晶体的类型和速率三电平输入
或参考时钟施加到对应XA / XB端口。
LM = 38.88 MHz的外部时钟
MM = 114.285 MHz的三阶泛音晶体
HH =转换部分Si5325 ，并无需外部晶体或参考
需要
时钟输入1 。
差分输入时钟。该输入也可以被驱动为单
端信号。输入频率范围为2千赫至710兆赫。
时钟输入2 。
差分输入时钟。该输入也可以被驱动为单
端信号。输入频率范围为2千赫至710兆赫。
PLL失锁指示灯。
该引脚为高电平有效PLL失锁指示灯，如果中
LOL_PIN寄存器位被设置为1 。
0 = PLL锁定。
1 = PLL解锁。
If
LOL_PIN
= 0时，该引脚三态。活跃的极性由控制
该
LOL_POL
位。 PLL的锁定状态将始终体现在
该
LOL_INT
只读寄存器位。
5, 10, 32
V
DD
V
DD
供应
7
6
XB
XA
I
类似物
8, 31
GND
GND
供应
11
15
RATE0
RATE1
I
3-Level
16
17
12
13
18
CKIN1+
CKIN1–
CKIN2+
CKIN2–
大声笑
I
多
I
多
O
LVCMOS
注意：
内部寄存器名称由斜体加下划线表示，如
INT_PIN 。
见Si5326寄存器映射。
8
机密版本0.2
SILABS [ SILICON LABORATORIES ]
