Si5326
针＃
19
引脚名称
DEC
I / O
I
信号电平
LVCMOS
描述
等待时间递减。
该引脚上的脉冲减小输入到输出设备潜伏期
1/f
OSC
（约200 PS） 。有上的范围没有限制
通过该方法的延迟调整。
引脚控制是通过设置启用
INCDEC_PIN
= 1，如果
INCDEC_PIN
= 0 ，这个引脚被忽略，输出延迟所配置
通过受控
CLAT
注册。
如果同时INC和DEC被拉高，阶段扩建将被禁用，
设备维护之间的一个固定的相位关系
选定的输入时钟，并在输入时钟的输出时钟
开关。
该引脚具有弱上拉了下来。
延迟增量。
该引脚上的脉冲通过增加输入输出设备的等待时间
1/f
OSC
（约200 PS） 。有上的范围没有限制
通过该方法的延迟调整。
引脚控制是通过设置启用
INCDEC_PIN
= 1，如果
INCDEC_PIN
= 0 ，这个引脚被忽略，输出延迟所配置
通过受控
CLAT
注册。
如果同时INC和DEC被拉高，阶段扩建将被禁用，
设备维护之间的一个固定的相位关系
选定的输入时钟，并在输入时钟的输出时钟
开关。
该引脚具有弱上拉了下来。
输入时钟选择/主动时钟指示器。
在手动时钟选择模式时，此引脚用作手动
如果输入时钟的选择
CKSEL_PIN
被设置为1 。
0 =选择CKIN1 。
1 =选择CKIN2 。
If
CKSEL_PIN
= 0，则
CKSEL_REG
寄存器位控制此功能
化，而该输入三态。
在时钟自动选择模式，该引脚指示哪个的
两个输入时钟是目前活跃的时钟。如果两者同时存在报警
钟表， CK_ACTV会指示曾使用过的最后一个活动时钟
在进入数字保持状态。该
CK_ACTV_PIN
注册
位必须被设置为1 ，以反映活性的时钟状态的
CK_ACTV输出引脚。
0 = CKIN1有效输入时钟。
1 = CKIN2有效输入时钟。
If
CK_ACTV_PIN
= 0时，该引脚三态。该CK_ACTV状态
总是会反映在
CK_ACTV_REG
只读寄存器
位。
该引脚具有弱上拉了下来。
串行时钟/串行时钟。
此引脚用作串行时钟输入为SPI和I
2
C
模式。
20
INC。
I
LVCMOS
21
CS_CA
I / O
LVCMOS
22
SCL
I
LVCMOS
注意：
内部寄存器名称由斜体加下划线表示，如
INT_PIN 。
见Si5326寄存器映射。
机密版本0.2
9
SILABS [ SILICON LABORATORIES ]
