Si5338
表5.性能特点（续）
(V
DD
= 1.8 V -5％〜 + 10 ％ ， 2.5 V± 10 ％ ，或3.3 V± 10 ％ ，T
A
= -40〜 85 ℃）下
参数
相递增/递减
更新时间
符号
P
更新
测试条件
引脚控制
的MultiSynth输出<18兆赫
的周期数
的MultiSynth输出频率
不使用R分频器
不使用R分频器
引脚控制
的MultiSynth输出>18兆赫
引脚控制
的MultiSynth输出<18兆赫
的周期数
的MultiSynth输出频率
的MultiSynth输出< 〜 FVCO / 8
的MultiSynth输出< 〜 FVCO / 8
民
—
典型值
12
最大
—
单位
期
频率增量/
递减的步长
频率增量/
递减范围
频率增量/
递减更新时间
频率增量/
递减更新时间
f
步
f
范围
f
更新
f
更新
1
—
667
—
—
—
—
12
SEE
记
350
—
—
PPM
兆赫
ns
期
扩频PP
频率偏差
扩频调制
率
SS
开发
SS
开发
0.1
30
—
—
5.0
63
%
千赫
注意事项：
1.
在整数相关频率的输出，并使用相同的驱动器的格式。见"3.9.3 。第24页上的初始阶段Offset" 。
2.
的最大步长大小仅受限于该寄存器的长度;然而，所述的MultiSynth输出频率必须保持
在5 MHz和FVCO / 8 。
3.
通过我的更新速度
2
C也受限于它需要执行写操作所需的时间。
4.
默认值是0.5 ％下调蔓延。
5.
默认值是〜 31.5千赫。
表6.输入和输出时钟特性
(V
DD
= 1.8 V -5％〜 + 10 ％ ， 2.5 V± 10 ％ ，或3.3 V± 10 ％ ，T
A
= -40〜 85 ℃）下
参数
符号
测试条件
民
典型值
最大
单位
输入时钟（AC耦合差分时钟输入引脚上的IN1 / 2 ， IN5 / 6 ）
频率
差分电压
摇摆
上升/下降时间
占空比
f
IN
V
PP
t
R
/t
F
DC
710 MHz的输入
20%–80%
< 1纳秒TR / TF
5
0.4
—
40
—
—
—
—
710
2.4
1.0
60
兆赫
V
PP
ns
%
注意事项：
1.
为了获得最佳的抖动性能，不断引脚1,2,5,6的速度比0.3 V / ns的输入转换率
2.
未在PLL旁路模式。
3.
为了获得最佳的抖动性能，保持输入单端的转换速率引脚3或4的速度比1 V / ns的
4.
只有两个以上的350兆赫频率的唯一可同时输出， FVCO / 4和FVCO / 6 。
5.
包括内部串联22的效果
电阻器。
修订版0.6
7
SILABS [ SILICON LABORATORIES ]
