Preliminary
STK14EC16
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
A
17
A
16
A
15
G
UB
LB
DQ
15
DQ
14
DQ
13
DQ
12
V
SS
V
CC
DQ
11
DQ
10
DQ
9
DQ
8
V
CAP
A
14
A
13
A
12
A
11
A
10
NC
NC
A
0
A
1
A
2
A
3
A
4
E
DQ
0
DQ
1
DQ
2
DQ
3
V
CC
V
SS
DQ
4
DQ
5
DQ
6
DQ
7
W
A
5
A
6
A
7
A
8
A
9
NC
NC
NC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
1
HSB
NC
A
17
A
16
A
15
G
UB
LB
DQ
15
DQ
14
DQ
13
DQ
12
V
SS
V
CC
DQ
11
DQ
10
DQ
9
DQ
8
V
CAP
A
14
A
13
A
12
A
11
A
10
NC
NC
NC
2
3
4
5
6
A
0
A
1
A
2
A
3
A
4
E
DQ
0
DQ
1
DQ
2
DQ
3
V
CC
V
SS
DQ
4
DQ
5
DQ
6
DQ
7
W
A
5
A
6
A
7
A
8
A
9
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
LB
DQ
8
G
UB
A
0
A
3
A
5
A
17
A
1
A
4
A
6
A
7
A
16
A
15
A
13
A
10
A
2
E
NC
DQ
0
A
B
C
D
E
F
G
H
DQ
9
DQ
10
V
SS
DQ
11
DQ
1
DQ
2
DQ
3
DQ
4
V
CC
V
SS
(TOP)
(TOP)
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
V
CC
DQ
12
V
CAP
DQ
14
DQ
13
DQ
15
HSB
NC
A
8
A
14
A
12
A
9
DQ
5
DQ
6
W
A
11
DQ
7
NC
(TOP)
48-Ball FBGA
44-Pin TSOP-II
(See full mechanical drawings on pages 18 – 20)
54-Pin TSOP-II
PIN DESCRIPTIONS
Pin Name
A
17
-A
0
DQ
15
-DQ
0
E
LB
UB
W
G
V
CC
HSB
Input
I/O
Input
Input
Input
Input
Input
Power Supply
I/O
I/O
Description
Address: The 18 address inputs select one of 262,144 words in the nvSRAM array
Data: Bi-directional 16-bit data bus for accessing the nvSRAM
Chip Enable: The active low E input selects the device
Byte Write Select Input: Controls DQ7-DQ0 (unselected byte will not write or read).
Byte Write Select Input: Controls DQ15-DQ8 (unselected byte will not write or read).
Write Enable: The active low W enables data on the DQ pins to be written to the address location latched by the falling edge of E
Output Enable: The active low G input enables the data output buffers during read cycles. De-asserting G high causes the DQ pins
to tri-state.
Power: 3.0V +20%, -10%
Hardware Store Busy: When low this output indicates a Store is in progress (also low during power up while busy). When pulled
low external to the chip, it will initiate a nonvolatile STORE operation. A weak pull up resistor keeps this pin high if not connected.
(Connection Optional).
Autostore Capacitor: Supplies power to the nvSRAM during a power loss to store data from SRAM to nonvolatile storage ele-
ments.
Ground
This pin is not connected to the die. (Do not connect in design; reserved for future use)
V
CAP
V
SS
NC
Power Supply
Power Supply
No Connect
Document Control #ML0061 Rev 1.1
Jan, 2008
3
Simtek Confidential
SIMTEK [ SIMTEK CORPORATION ]
