tm
引脚
TE
CH
T35L6432B
引脚说明
描述
地址：这些输入注册的，必须符合设置和
32-37, 44-49,
输入 -
保持时间周围CLK的上升沿。突发计数器
81, 82, 99, A0-A15
同步生成与A0和A1 ，在相关的内部地址
100,
突发周期和等待周期。
字节写操作：字节写为低表示写cyle为高电平
BW1
一个读周期。
BW1
控制DQ1 - DQ8 。
BW2
控制DQ9-
输入 -
BW2
93-96
DQ16.
BW3
控制DQ17 - DQ24 。
BW4
控制DQ25-
BW3
同步
DQ32 。数据I / O为高阻抗如果这两个输入都
BW4
低，通过调节
BWE
为低。
87
BWE
符号。
TYPE
写使能：此低电平输入门字节写操作
输入 -
且必须满足的建立和保持周围的上升沿时间
同步
CLK 。
全局写：此低电平输入允许一个完整的32位写入
输入 -
发生独立的
BWE
和
BWN
行，并且必须满足
同步
的建立和保持周围CLK的上升沿时间。
时钟：这个信号寄存器的地址，数据，芯片启用，
输入 -
writecontrol并在其上升沿脉冲串控制输入。所有
同步同步输入必须满足建立和保持周围的时代
时钟的上升沿。
同步芯片使能：此低电平输入用于启用
输入 -
设备和条件在内部使用的
ADSP
。该输入是
同步
只有当一个新的外部地址被装入取样。
同步芯片使能：此低电平输入用于启用
输入 -
该设备。这个输入被采样，只有当一个新的外部地址
同步
被加载。此输入可用于存储器深度扩展。
同步芯片使能：此高电平输入是用来启用
输入 -
该设备。这个输入被采样，只有当一个新的外部地址
同步
被加载。此输入可用于存储器深度扩展。
输入
输出使能：此低电平有效的异步输入使
数据输出驱动器。
88
GW
89
CLK
98
CE
92
CE2
97
CE2
86
OE
83
ADV
处理进展：该低电平输入，用于控制所述
输入 -
内部突发计数器。在这个引脚上产生等待周期
同步
（无地址提前） 。
地址状态处理器：此低电平输入，以及
CE
输入 -
为低电平时，将导致一个新的外部地址进行登记和
同步
读周期是使用新的地址发起的。
84
ADSP
台湾记忆体技术，公司保留权利
改变产品或规格，恕不另行通知。
P. 4
出版日期：七月2002年
修订版：A
TMT [ TAIWAN MEMORY TECHNOLOGY ]
