tm
符号
CLK
CKE
TE
CH
TYPE
输入
输入
描述
T436416D
引脚说明
(
表1. T436416D的引脚的详细信息）
时钟：
CLK是系统时钟驱动。所有的SDRAM的输入信号进行采样，在上升沿
的CLK 。 CLK也递增内部突发计数器和控制输出寄存器。
时钟使能：
CKE激活（ HIGH）和停用（ LOW ） CLK信号。如果CKE变低
同步于时钟（设置和保持时间相同其它输入） ，内部时钟被暂停
从下一个时钟周期和输出的状态和突发地址只要被冻结为所述CKE
仍然很低。当所有银行都处于空闲状态，停用时钟控制进入电源
下来，自刷新模式。 CKE是同步的，除了芯片进入掉电后
自刷新模式中，其中所述CKE变成异步直到退出同一模式。输入
缓冲区，包括CLK ，被禁止在关机和自刷新模式，提供低
备用电源。
银行选择：
BA0 ， BA1输入选择操作的银行。
BA1
BA0
0
0
0
1
1
0
1
1
选择银行
银行#A
银行#B
银行#C
银行#D
BA0,BA1
输入
A0-A11
输入
地址输入：
A0 - A11是在BankActivate指令周期内采样（行地址A0 -A11 ）和
读/写命令（列地址A0- A7与A10定义自动预充电），选择一个
位置出1M的在各个银行提供。在预充电命令， A10采样
以确定是否所有银行都被预充电（A10 =高） 。地址输入也提供了选购
一个模式寄存器设置命令中的代码。
片选：
CS ＃使（采样为低电平）和禁用（采样HIGH ）命令解码器。所有
当CS ＃采样为高电平命令被屏蔽。 CS ＃为外部银行的选择
系统与多家银行。它被认为是命令代码的一部分。
行地址选通：
在RAS ＃信号定义结合的操作命令与
CAS ＃和WE ＃信号被锁定在CLK的上升沿。当RAS ＃和CS ＃断言
"LOW"和CAS ＃是断言"HIGH ， "要么BankActivate命令或预充电命令
选择由WE＃信号。当WE＃为有效"HIGH ， "的BankActivate命令
选择和由BS指定的银行接通时为有效状态。当WE＃为有效
"LOW ， "的预充电命令被选中，由BS指定的银行被切换到空闲状态
后的预充电操作。
列地址选通：
在CAS ＃信号定义结合的操作命令与
RAS＃和WE＃信号，并锁存于CLK的上升沿。当RAS ＃保持"HIGH"和
CS ＃是断言"LOW ， "列的访问是通过断言CAS ＃ "LOW."开始之后，读取或
写命令被选中WE＃置"LOW"或"HIGH."
写使能：
WE＃信号定义一起使用时的动作指令与RAS ＃和
CAS＃信号，并锁存于CLK的上升沿。在WE ＃输入被用来选择
BankActivate或预充电命令和读或写命令。
数据输入/输出面膜：
控制输出缓冲器中读取模式和口罩的输入数据在写入模式。
CS ＃
输入
RAS ＃
输入
CAS ＃
输入
WE＃
输入
LDQM ，
UDQM
输入
DQ0 - DQ15输入/输出
数据I / O ：
该DQ0-15的输入和输出数据与CLK的上升沿同步。该
I / O是屏蔽在读取和写入。
NC / RFU
V
DDQ
V
SSQ
V
DD
V
SS
-
供应
供应
供应
供应
无连接：
这些引脚悬空。
DQ功率：
提供隔离电源的DQ为提高抗干扰能力。 （ 3.3V ± 0.3V ）
DQ地：
提供隔离地面的DQ ，以提高抗噪声能力。 （0V ）
电源：
+3.3V
±
0.3V
地
TM科技公司保留权利
P. 4
改变产品或规格，恕不另行通知。
出版日期：二月2007年
修订版：A
TMT [ TAIWAN MEMORY TECHNOLOGY ]
