Vitesse公司
半导体公司
初步数据表
VSC8132
2.488Gb / s的1点32分的SONET / SDH多路分离器
低速数据接口
该77.76Mb / s的并行数据输出D [ 31 ：0]时钟输出的VSC8132上的时钟下降沿
在77.76MHz输出时钟（ DATA78CLK ） 。数据和时钟是TTL电平。该MSB （ D31 ）位是第一
位转换为串行接口。
奇偶选择
奇偶输出位（奇偶校验）的同步输出77.76MHz时钟（ DATA78CLK ）的下降沿。
该位表示的32位数据，连同帧同步位的奇偶性。输出的奇偶性是阻止 -
由奇偶校验选择输入（ PARSEL ）开采。当奇偶校验选择输入为低电平时，输出校验为奇数。当
奇偶选择为高电平时，输出奇偶校验为偶数。奇偶输入和输出为TTL电平。参见图2
对于输出的时序关系。
取景逻辑接口
当一帧检测出现与帧检测抑制输入（ OOFN ）被置为低电平时，帧检测输出
（SYNC ）被设置高的77.76MHz时钟的下降沿和第3组的4 A 2字节的32位
位的数据输出。帧检测机制是抑制当帧检测禁止（ OOFN ）输入设置
HIGH 。帧检测输出和帧检测抑制是TTL电平。
注： 77.76MHz时钟射门一帧期间检测一个时钟周期。错过了这个周期发生1
在同步脉冲之前的时钟周期设为高电平（参见图4） 。
作为一个成帧器使用：
步骤1：设置OOFN低
第2步：等待同步脉冲
第三步：当同步脉冲为高电平时，设置OOFN高
芯片复位
芯片复位（ RESET ）会重置帧逻辑，这样不会帧检测桶形移位进行。
因此，如果帧检测抑制输入被设置为高，芯片将作为复位后一个简单的多路分配器。复位
应该被设置为高的高速时钟输入的16个时钟周期。该芯片复位是TTL电平。
报警逻辑接口
时钟（ CKALARM ）和数据（ DTALARM ）报警丢失的损失监视时钟的活动
和数据。报警复位（ ALMRESET ）输入控制报警活动。报警信号的轮询被ini-
通过触发报警复位输入高电平和低电平，然后一次tiated 。要重置两个报警输出，报警
复位时，应切换为高到低两倍。所有的报警逻辑接口信号是TTL电平。
耗材
该VSC8132指定为具有单个正3.3V电源一HSPECL / TTL器件。正常工作
是具有V
CC
= + 3.3V和V
EE
=地面。如果用户希望使用该装置在ECL环境
一个负电源3.3V ，V
CC
将接地和V
EE
将-3.3V 。如果采用V使用
EE
绑-3.3V时， TTL输出
把信号仍然参考V
EE
.
G52250-0 ，版本3.1
12/7/00
©
Vitesse公司
半导体公司
• 741卡莱•普莱诺卡马里奥， CA 93012
联系电话： （ 800 ） VITESSE •传真： （ 805 ） 987-5896 •电子邮件： prodinfo@vitesse.com
互联网： www.vitesse.com
第3页
VITESSE [ VITESSE SEMICONDUCTOR CORPORATION ]
