Vitesse公司
半导体公司
初步数据表
VSC8132
错过了时钟
脉冲
(1)
CLK78 （出）
(1)
2.488Gb / s的1点32分的SONET / SDH多路分离器
图4 ：帧序列
大约<110μs
SYNC脉冲（输出）
OOFN （中）
（异步）
设置为高，不到110μs
之后， SYNC变为高电平
注： （ 1 ）没有丢失时钟脉冲CLK78时， VSC8132是作为一个愚蠢的解复用。
一旦框架出现的OOFN被设置为高，会发生没有帧，直到
OOFN再次被设置为低。该VSC8132将保持与SONET帧框架。
表1 ：交流特性
参数
t
DATApd
t
CLKRpd
t
CLKFpd
t
DEDGE
t
CLKEDGE
t
CONEDGE
t
SERSU
t
SERHO
f
最大
t
CLK38Rpd
t
CLK38Fpd
t
CLK51Rpd
t
CLK51Fpd
t
PD1
, t
PD2
描述
数据有效从77.76MHz的下降沿
高速时钟上升沿到77.76MHz
时钟上升沿
高速时钟上升沿到77.76MHz
时钟的下降沿
D [ 0:31 ]边沿速率（ 10 ％ -90 ％ ）
77.76 ， 51.84 ， 38.88MHz的边沿速率（ 10 ％ -90 ％ ）
控制信号（ SYNC ，奇偶校验， DTALARM ，
和CKALARM ）边沿速率（ 10 ％ -90 ％ ）
对于DI +建立时间的下降沿
CLKI +
DI +保持时间相对于下降沿
CLKI +
解复用输入最大时钟频率
高速时钟的上升沿到38.88MHz
时钟上升缘。
高速时钟的上升沿到38.88MHz
时钟的下降沿
高速时钟的上升沿到51.84MHz
时钟上升沿
高速时钟的上升沿到51.84MHz
时钟的下降沿
数据无效的窗口
民
230
2.5
2.3
-
-
-
100
75
-
2.0
2.0
2.0
2.0
0, 230
典型值
最大
1250
8.0
7.1
2.0
2.0
2.0
-
-
2.9
6.3
5.9
6.0
5.9
0, 1250
单位
ps
ns
ns
ns
ns
ns
ps
ps
GHz的
ns
ns
ns
ns
ps
条件
外部负载= 5pF的
外部负载= 5pF的
外部负载= 5pF的
外部负载= 5pF的
外部负载= 5pF的
外部负载= 5pF的
见图3
见图3
外部负载= 5pF的
外部负载= 5pF的
外部负载= 5pF的
外部负载= 5pF的
G52250-0 ，版本3.1
12/7/00
©
Vitesse公司
半导体公司
• 741卡莱•普莱诺卡马里奥， CA 93012
联系电话： （ 800 ） VITESSE •传真： （ 805 ） 987-5896 •电子邮件： prodinfo@vitesse.com
互联网： www.vitesse.com
第5页
VITESSE [ VITESSE SEMICONDUCTOR CORPORATION ]
