VG36644041DT / VG36648041DT / VG36641641DT
CMOS Synchronous Dynamic RAM
VIS
Pin Configurations
VG36644041 ( x4 )
VG36648041 ( x8 )
VG36641641 ( x16 )
V
V
V
V
V
V
SS
SS
SS
DD
DD
DD
54
53
52
1
2
NC
V
DQ7
DQ0
DQ15
NC
DQ0
V
V
V
V
V
3
4
5
6
DDQ
SSQ
DDQ
DDQ
SSQ
SSQ
DQ1
DQ2
VSSQ
NC
DQ3
V
NC
NC
NC
DQ6
V
NC
NC
NC
DQ1
VSSQ
51
50
49
48
47
46
DQ14
DQ13
DQ0
VSSQ
DDQ
V
DDQ
DDQ
DQ3
DQ4
DQ12
DQ11
NC
NC
V
NC
DQ2
V
7
8
DQ5
V
V
V
V
DDQ
9
SSQ
SSQ
SSQ
DDQ
DDQ
NC
DQ2
DQ5
DQ6
NC
DQ4
DQ10
45
44
43
42
41
NC
DQ1
VSSQ
NC
DQ3
10
11
12
13
DQ9
V
V
V
V
V
SSQ
DDQ
DDQ
DDQ
SSQ
NC
NC
DQ8
DQ7
NC
NC
V
V
V
V
V
V
14
15
SS
SS
DD
SS
DD
DD
NC
NC
40
NC
NC
NC
WE
/CAS
/RAS
LDQM
WE
/CAS
/RAS
/CS
/WE
/CAS
/RAS
UDQM
CLK
CKE
NC
DQM
CLK
CKE
NC
39
38
37
36
16
17
18
19
20
21
22
23
24
DQM
CLK
CKE
NC
/CS
A13/BA0
A12/BA1
/CS
A
A13/BA0
A12/BA1
35
34
33
32
A
A13/BA0
A12/BA1
A
11
11
11
A
A
A
9
9
9
A
A
A
A
A
A
8
8
10
10
10
8
A
A
A
A
A
A
0
0
0
7
7
7
A
A
A
A
31
A
A
1
1
6
1
6
6
A
A
A
A
A
A
A
A
25
26
27
30
29
A
2
5
2
2
5
5
A
A
A
3
4
3
3
4
4
V
V
V
V
V
28
V
SS
DD
DD
DD
SS
SS
Pin Descriptions
Pin Name
CLK
Function
Master Clock
Pin Name
DQM
Function
DQ Mask Enable
Address Input
Bank Address
Power Supply
CKE
Clock Enable
Chip Select
A0-11
BA0,1
VDD
/CS
/RAS
Row Address Strobe
Column Address Strobe
Write Enable
/CAS
VDDQ
VSS
Power Supply for DQ
Ground
/WE
DQ0 ~ DQ15
Data I/O
VSSQ
Ground for DQ
Document :1G5-0177
Rev.2
Page2
VML [ VANGUARD INTERNATIONAL SEMICONDUCTOR ]
