怀特电子设计
表1 - 球说明
符号
ODT
TYPE
输入
描述
W3H64M72E-XSBX
高级*
片上终端： ODT （注册HIGH ）使终端电阻内部的DDR2 SDRAM 。当
启用， ODT仅适用于下面的每个球： DQ0 - DQ71 ，LDM UDM ， LDQS ， LDQS ＃ ， UDQS ，并
UDQS ＃ 。如果通过LOAD MODE命令禁用ODT输入将被忽略。
时钟： CK和CK ＃是差分时钟输入。所有的地址和控制输入信号进行采样，在斑马线上
的CK和CK的＃负边缘的正边缘。输出数据（DQS和DQS / DQS ＃ ）被引用到
CK和CK ＃的交叉点。
时钟使能： CKE （注册HIGH ）激活和CKE （注册LOW ）停用时钟电路的
DDR2 SDRAM 。已启用/禁用特定网络Ç电路依赖于DDR2 SDRAM CON组fi guration
和操作模式。 CKE LOW提供预充电掉电模式和自刷新操作（所有银行
空闲时） ，或者主动断电（行活跃于任何银行） 。 CKE是同步进行掉电输入，掉电
退出，输出禁止，并自刷新条目。 CKE是异步的自刷新退出。输入缓冲器（不包括
CKE和ODT ）是在断电期间禁用。输入缓冲器（不包括CKE ）是在自刷新无效。
CKE是SSTL_18输入，但会检测LVCMO SLOW级V一次
CC
在科幻RST电应用。后
V
REF
上的电源和初始化序列期间已经稳定，就必须保持适当的
所述CKE接收机的操作。对于正确的自刷新操作，V
REF
必须保持。
芯片选择： CS ＃启用（注册LOW ）和禁用（注册HIGH ）命令解码器。所有的命令
当CS ＃注册HIGH被屏蔽。
命令输入： RAS ＃ ， CAS ＃ ， WE＃ （连同CS ＃ ）德网络NE被输入的命令。
输入数据掩盖： DM是输入掩码信号写入数据。输入数据被屏蔽时， DM的同时采样
在写访问HIGH 。 DM进行采样DQS的两边。虽然DM球是只输入时， DM
装载被设计为匹配的DQ和DQS球。 LDM是DM的低字节DQ0 - DQ7和UDM是DM的
高字节DQ8 - DQ15每个U0 - U4的，
银行地址输入： BA0 - BA2德网络NE哪个银行的积极，读取，写入或预充电命令是
被应用。该模式寄存器包括MR ， EMR ， EMR （2） ，和电子病历（3）中的装载BA0 - BA 2日音响NE
LOAD MODE命令。
接下页
CK ， CK ＃
输入
CKE
输入
CS ＃
RAS ＃ ， CAS ＃ ，
WE＃
输入
输入
LDM ， UDM
输入
BA0–BA2
输入
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
2006年3月
第1版
4
怀特电子设计公司• （ 602 ） 437-1520 •www.wedc.com
WEDC [ WHITE ELECTRONIC DESIGNS CORPORATION ]
