99
R
的Spartan- II FPGA系列：
接脚分布表
产品speci fi cation
信息的标准包同样适用于
无铅封装。
DS001-4 （ V2.8 ） 2008年6月13日
介绍
本节介绍了如何在不同的引脚上
斯巴达
®
-II FPGA支持的组件内连接
包，并提供特定于设备的热
的特点。的Spartan- II FPGA是两种可用
标准，无铅，符合RoHS版本每包，
与无铅版本加入了“G”来的中间
包代码。除了热特性，所有
表35 ：
引脚德网络nitions
引脚名称
GCK0 ， GCK1 ， GCK2 ，
GCK3
M0, M1, M2
CCLK
节目
DONE
INIT
BUSY / DOUT
专用
No
是的
是的
是的
是的
No
No
方向
输入
输入
输入或输出
输入
双向
双向
（漏极开路）
产量
引脚类型
大部分引脚上的Spartan- II FPGA是通用，
用户定义的I / O引脚。然而，有不同的
功能类型上的Spartan- II FPGA封装引脚，如
在概述
描述
时钟输入引脚连接到全局时钟缓冲器。这些引脚成为
当不需要用于钟表的用户输入。
模式引脚用于指定配置模式。
配置时钟I / O引脚。这是一个输入，用于从平行和从串
模式，并输出在主串行模式。
启动配置顺序时置为低电平。
表示配置加载完成，并且启动
序列正在进行中。该输出可以是漏极开路。
当低，表明配置内存被清除。该引脚
成为一个用户I / O配置后。
在从并行模式， BUSY控制的速率配置数据
加载。该引脚为用户I / O配置，除非从后
并行端口被保留。
在串行模式下， DOUT提供配置数据的下游设备
菊花链。该引脚为用户I /配置后O操作。
D0 / DIN ， D1，D2， D3，D4
D5, D6, D7
No
输入或输出
在从并行模式下， D0 - D7的配置数据输入引脚。中
回读， D0 - D7的输出引脚。这些引脚成为后用户I / O
配置，除非从并行端口被保留。
在串行模式中， DIN为单个数据输入。该引脚为用户I / O后
配置。
写
CS
TDI ， TDO ， TMS ， TCK
V
CCINT
V
CCO
V
REF
GND
IRDY ， TRDY
No
No
是的
是的
是的
No
是的
No
输入
输入
混合
输入
输入
输入
输入
请参阅PCI核心
文档
在从并行模式，低电平有效写使能信号。此引脚变为
用户配置后， I / O ，除非从并行端口被保留。
在从并行模式，低电平有效的片选信号。该引脚变为
配置完成后，用户I / O ，除非从并行端口被保留。
边界扫描测试访问端口引脚（ IEEE 1149.1 ） 。
电源引脚的内部核心逻辑。
电源引脚的输出驱动器（受银行规则）
输入阈值电压引脚。成为用户I / O ，当外部门槛
电压不需要（受银行规则） 。
地面上。
利用赛灵思时，这些信号可被访问
®
PCI内核。如果
内核不使用时，这些引脚可作为用户I / O 。
© 2000-2008 Xilinx公司保留所有权利。 XILINX ， Xilinx标，品牌窗口，并包含其他指定品牌均属Xilinx公司所有其他的商标。
商标是其各自所有者的财产。
DS001-4 （ V2.8 ） 2008年6月13日
产品speci fi cation
4个模块4
69
XILINX [ XILINX, INC ]
