R
的Spartan- IIE FPGA系列：
接脚分布表
0
产品speci fi cation
DS077-4 （ 2.3 ） 2008年6月18日
介绍
本节介绍了如何在不同的引脚上
斯巴达
®
-IIE FPGA内部的连接支持
组件包，并提供特定于设备的热
的特点。的Spartan- IIE FPGA是两种可用
标准，无铅，符合RoHS版本每包，与
无铅版本，加入了“G”来的中间
包代码。除了热特性，所有
信息的标准包同样适用于
无铅封装。
引脚类型
大部分引脚上的Spartan -IIE FPGA是通用，
用户定义的I / O引脚。然而，有不同的
功能类型上的Spartan -IIE FPGA封装引脚，如
概述如下。
引脚德网络nitions
垫名称
GCK0 ， GCK1 ， GCK2 ，
GCK3
DLL
专用
针
No
方向
输入
描述
时钟输入引脚连接到全局时钟缓冲器或DLL
输入。这些引脚成为用户输入时不需要
时钟。
时钟输入引脚连接到DLL的输入和反馈时钟。
当与相邻的一对差分时钟输入（一对N个输入）
GCK输入。成为I / O时不需要时钟的用户。
模式引脚用于指定配置模式。
配置时钟I / O引脚。这是一个输入从并行
和从器件的串行模式，并输出主串行模式。后
配置，它是一个输入只能用无所谓的逻辑电平。
启动配置顺序时置为低电平。
表示配置加载完成，并且该
启动序列正在进行中。该输出可以是漏极开路。
当低，表明配置内存的
清除。变高，表示初始化结束。蜗居
低指示CRC错误。该引脚为用户I / O后
配置。
在从并行模式， BUSY控制速率
配置数据可以被加载。它并不需要低于50兆赫。
该引脚为用户I / O配置，除非从后
并行端口被保留。
在串行模式下， DOUT提供配置数据
下游设备中的菊花链。该引脚变为用户
配置完成后I / O 。
No
输入
M0, M1, M2
CCLK
是的
是的
输入
输入或输出
节目
DONE
INIT
是的
是的
No
输入
双向
双向
（漏极开路）
DOUT / BUSY
No
产量
© 2003-2007 Xilinx公司保留所有权利。 XILINX ， Xilinx标，品牌窗口，并包含其他指定品牌均属Xilinx公司所有其他的商标。
商标是其各自所有者的财产。
DS077-4 （ 2.3 ） 2008年6月18日
产品speci fi cation
53
XILINX [ XILINX, INC ]
