R
的Spartan- IIE FPGA系列：接脚分布表
低电压差分信号（ LVDS
和LVPECL ）
了Spartan- IIE系列具备低电压差分显
naling （ LVDS和LVPECL ）每个信号采用两个引脚上
了Spartan- IIE器件，称为差分引脚对。每
差分引脚对具有正（ P）和负（N ）引脚。
这些对被标以下面的方式。
I / O ， L＃ [P / N] [ - / _ Y / _YY ]
哪里
L = LVDS或LVPECL销
＃ =引脚对数
P =正
N =表示否定
允许_Y =异步输出（设备相关）
_YY =异步输出允许（所有设备）
异步输出焊盘名称命名
因为光密度之间的差异，所述差分
对可用于异步输出变化由
装置。这是在所有的密度为可用的对
给定包有_YY后缀。这些引脚应
用于差分异步输出，如果设计可能
后来移动到不同的密度。所有其他差分对
可用于异步输出具有_Y suf-
修复。
为了简化下面的表中， "Pad Name"柱
示出了名的一部分，这是跨越densi-共同
关系。该"Pad Name"列省去了_Y后缀
在"LVDS异步输出Option"列指示
密度允许对异步LVDS输出或
LVPECL给定的引脚上。
DLL销
标签标记的"I /输出（DLL）， "可以用作一般用途的
I / O或输入到该DLL 。相邻的DLL销形成differ-
无穷区间对。它们驻留在两个不同存储体，因此，如果它们是
输出V
CCO
电平必须是相同的两个组。
每个DLL引脚也可以与相邻的GCK配对
时钟引脚用于差分时钟输入。该"I / O（ DLL ） "销
当与GCK配对总是成为N端，
即使它被标记"P"为其配对与相邻的DLL
引脚。
可用差分对根据
套餐类型
设备
XC2S50E
XC2S100E
XC2S150E
XC2S200E
XC2S300E
XC2S400E
XC2S600E
TQ144
28
28
-
-
-
-
-
PQ208
50
50
50
50
50
-
-
FT256
83
83
83
83
83
83
-
FG456
-
86
114
120
120
120
120
FG676
-
-
-
-
-
172
205
VREF引脚
销标"I / O， VREF"可为I / O或
VREF引脚。如果银行内的任何I / O引脚需要一个VREF
输入时，所有在VREF引脚在银行必须连接到
相同的电压。看到了I / O的银行规则
模块的更多细节。如果在一个无引脚
鉴于银行要求VREF ，则该银行的VREF引脚可以
作为通用I / O 。
为了简化下面的表中， "Pad Name"柱
示出了名的一部分，这是跨越densi-共同
关系。当VREF为只在有限的密度可用，则
"Pad Name"列省去了VREF指定和
在"VREF Option"列表示亲的密度
韦迪VREF给定的引脚上。
同步或异步
I / O管脚对差分信号可以是同步或
异步的，输入或输出。差分信号
要求每一对中的销，以同时切换。如果
输出信号驱动该引脚是从IOB触发器，它们
是同步的。如果驱动该管脚的信号是从
内部逻辑电路，它们是异步的，因此更
必须注意，它们是同时进行的。任何differ-
无穷区间对可用于同步输入和输出
信号以及非同步输入信号。
然而，只有具有_Y或_YY后缀差分对
可用于异步输出信号。
VCCO银行
在TQ144和PQ208封装，八大银行
VCCO连接在一起。因此，只有一个VCCO是
在这些包中允许的，但不同的VREF值
允许在每个八家银行的。看
DS077-4 （ 2.3 ） 2008年6月18日
产品speci fi cation
57
XILINX [ XILINX, INC ]
