096
R
的Spartan- 3E FPGA系列：
功能说明
0
0
DS312-2 （ V1.1 ） 2005年3月21日
先期产品技术说明
延迟元件，有通过一个备用路由
对存储元件的IQ1和IQ2线。该
IOB输出I， IQ1和IQ2引到FPGA的内部
逻辑。延迟元件可以被设置，以确保保持
零时间（见
该
输出路径，开始于01和02行，
通过携带在FPGA内部的逻辑数据
多路转换器，然后一个三态驱动器的IOB
垫。除了这种直接的路径，所述多路转换器
提供给插入的一对存储元件的选择。
该
三态路径确定时，输出驱动器是
高阻抗。在T1和T2线携带从数据
通过多路复用器到FPGA的内部逻辑
输出驱动器。除了这种直接的路径，则
多路复用器提供给插入一对的选择
存储元件。
所有的信号路径进入的IOB ，包括那些
与存储元件相关联的，具有一个反相器
选项。任何逆变器放置在这些路径是
自动吸收到的IOB 。
介绍
如上述
斯巴达™ -3E
FPGA架构由五个基本功能
元素：
•
•
•
•
•
•
•
下面的章节提供的详细信息
这些功能。此外，本节还介绍
以下功能：
•
•
•
•
•
输入/输出模块（IOB ）
IOB概述
输入/输出模块（IOB ）提供了一个可编程的，
一个包之间的单向或双向接口
引脚和FPGA的内部逻辑。的IOB类似于
：在Spartan-3系列具有以下不同的
•
•
•
只输入块添加
可编程输入延迟被添加到所有的块
DDR触发器可以在相邻的IOB之间共享
单向只输入模块具有完全的子集
IOB能力。因此，有没有连接或逻辑
一个输出路径。下面的段落中假设，任何
参考输出的功能不适用的
只输入模块。仅用于输入块的数量各不相同
用设备的大小，但绝不会超过25 ％的总的IOB的
算。
是整体的IOB内部的一个简化图
结构。还有的IOB内的三个主要信号路径：
输出路径，输入路径，和三态路径。每个通道都有
它自己的一对存储元件的，可作为任一寄存器
TER值或锁存器。欲了解更多信息，请参阅
三个主要的信号通路如下：
•
该
输入路径传送从垫，它是数据
结合到封装引脚，通过一个可选
可编程延迟元件直接与I线。后
©2005 Xilinx公司保留所有权利。 XILINX ， Xilinx标和其他指定的品牌包括在本文中是Xilinx，Inc.的商标。
所有其他商标均为其各自所有者的财产。
DS312-2 （ V1.1 ） 2005年3月21日
先期产品技术说明
1
XILINX [ XILINX, INC ]
