R
XC5200系列现场可编程门阵列
单线条的长度，双线路的长度，和所有的延绳
通过GRM路由。直接连接时， LIM和
逻辑单元的馈电引线都包含在每
VERSA-座。在整个XC5200互连，一个艾菲
cient复用方案，结合3层
金属（TLM） ，是用来提高的总效率
硅的使用量。
详细功能描述
可配置逻辑块（CLB ）
示出了在XC5200的CLB ，其中CON组逻辑
四个逻辑单元sists （LC [ 3 ： 0 ] ） 。每个逻辑单元由
的一个独立的4输入查找表（LUT） ，以及一
D型触发器或具有公共时钟锁存，时钟使能
而清晰，但单独选择时钟极性。额外
在CLB提供tional的逻辑特征是：
•一个独立的5输入LUT通过组合两个4输入
的LUT。
•高速进行传播的逻辑。
•高速模式解码。
•高速直接连接到触发器的D输入端。
•个人选择无论是透明的，
电平敏感的锁存器或一个D触发器。
•四三态缓冲器与共享输出使能。
性能概述
在XC5200家族一直与基准不少
设计运行的同步时钟速率超过66兆赫。
所有设计的性能取决于在电路上是
实现的，并通过组合所述延迟和
顺序逻辑元件，再加上在在互连的延迟
NECT路由。时间的粗略估计可以制成
假设3-6纳秒每逻辑电平，其包括直接CON-
NECT路由延迟，这取决于速度等级。更多
准确估计可使用的信息，可以使
开关特性指南部分。
5 ，输入功能
示出了如何根据从查找表的输出
1多路转换器： LC0和LC1可以用2相结合
（ F5_MUX ），以提供一个5输入功能。从输出
LC2和LC3的LUT可以类似地结合起来。
以优势的重构
FPGA器件可以被重新配置，以改变逻辑功能
同时驻留在系统中。这种能力使系
TEM设计师自由的新学位不提供
任何其他类型的逻辑。
硬件可以很容易被改变为软件。设计
更新或修改是容易的，并且可以使
产品已经在现场。一个FPGA甚至可以是recon-
想通动态地在differ-执行不同的功能
耳鼻喉科次。
可重新配置的逻辑可以被用来实现系统
自我诊断功能，能够创建被reconfig-系统
置的不同的环境或操作，或执行
多功能硬件对于给定的应用程序。作为一个
额外的好处，使用可重配置FPGA器件simpli-
外商投资企业的硬件设计和调试，缩短产品
时间进入市场。
7
CO
DI
D
FD
I1
I2
I3
I4
F4
F3
F2
F1
DO
Q
F
X
LC1
F5_MUX
DO
I5
DI
D
FD
F4
F3
F2
F1
Q
OUT
QOUT
F
CI
CE CK
CLR
X
LC0
X5710
5 ，输入功能
图5 ：两个LUT的并联组合来创建
5 ，输入功能
1998年11月5日（版本5.2 ）
7-87
XILINX [ XILINX, INC ]
