R
XC5200系列现场可编程门阵列
tomized的RPM ，从需要释放的设计者
成为在体系结构方面的专家。
级联出
结果或在触发器等的输入数据，并连接
其在互连网络输入输出。在CLB
存储元件还可以被配置为锁存器。
表3 ： CLB存储元件的功能
（活性上升沿被示出）
CO
DI
DO
OUT
D
A15
A14
A13
A12
F4
F3
F2
F1
和
CY_MUX
Q
FD
模式
上电或
GR
倒装佛罗里达州运
CK
X
X
__/
0
1
0
X
CE
X
X
1*
X
1*
1*
0
CLR
X
1
0*
0*
0*
0*
0*
D
X
X
D
X
X
D
X
Q
0
0
D
Q
Q
D
Q
X
LC3
DI
D
CY_MUX
A11
A10
A9
A8
DO
Q
FD
LATCH
两
F4
F3
F2
F1
和
X
LC2
DI
DO
图例：
X
__/
0*
1*
不在乎
上升沿
输入为低电平或悬空（默认值）
输入为高电平或悬空（默认值）
D
A7
A6
A5
A4
F4
F3
F2
F1
和
CY_MUX
Q
FD
数据输入和输出
X
LC1
DI
DO
D
A3
A2
A1
A0
F4
F3
F2
F1
CI
级联
CE CK
CLR
和
CY_MUX
Q
FD
的存储元件的数据输入源是可编程
BLE 。它是由函数F驱动，或通过直接在（ DI）的
模块输入。触发器或锁存器驱动器在Q CLB的输出
放。
从DI做四快导通路径可用，
如图
这个旁路有时会被
自动路由器瑞内部信号。此外
化到存储元件（Q）和直接（ DO）的输出，
有一个组合输出（Ⅹ）是始终了源代码
通过查找表。
X5708
7
X
LC0
CY_MUX
F=0
初始化
进位链（一个逻辑单元）
图7 ： XC5200 CY_MUX用于解码器级联
逻辑
四个边沿触发的D型触发器或电平敏感
锁存器具有共同的时钟（CK）和时钟使能（CE ）
输入。任何的时钟输入端也可以是永久
启用。存储元件的功能描述于
级联功能
每个CY_MUX可以连接到CY_MUX在
相邻的LC提供可级联的解码逻辑。
示出了4输入函数发生器如何CON组
想通充分利用这四个串联的
CY_MUXes 。需要注意的是AND和OR级联具体
一般的解码案件。在和层叠的所有位都
解码等于逻辑1 ，而在或级联的所有位
解码等于逻辑零。 LUT的灵活性
实现这种效果。在XC5200库包含门
宏旨在利用此功能的优势。
时钟输入
触发器可以被触发或者上升沿或下降沿
时钟边沿。时钟引脚由四个存储共享的元素
ments个别极性控制。任何逆变器放置
在时钟输入被自动吸收到CLB 。
时钟使能
时钟使能信号（ CE ）为高电平有效。 CE引脚为
由四个存储元件共享。如果悬空
对于任何的时钟使能该存储单元的默认值
到活动状态。 CE是不是CLB内可逆的。
CLB触发器和锁存器
在CLB可以通过组合输出（ S）的接口
连接网络，而且还可以存储组合
明确
异步存储元件输入端（ CLR）的可用于
重置在CLB所有四个触发器或锁存器。该输入
1998年11月5日（版本5.2 ）
7-89
XILINX [ XILINX, INC ]
