MSP430FR6989IPZR嵌入式微控制器

描述

MSP430™超低功耗（ULP）FRAM平台将独特的嵌入式FRAM和整体超低功耗系统架构组合在一起，从而使得创新人员能够以较少的能源预算增加性能.FRAM技术以低很多的功能耗将SRAM的速度，灵活性和耐久性与闪存的稳定性和可靠性组合在一起。

MSP430 ULP FRAM产品系列由多种采用FRAM，ULP 16位MSP430 CPU的器件和智能外设组成，可适用于各种应用.ULP架构具有七种低功耗模式，这些模式都经过优化，可在能源受限的应用中实现较长的电池寿命。

特性

嵌入式微控制器

高达16MHz时钟频率的16位RISC架构

3.6V至1.8V的宽电源电压范围（最低电源电压受限于SVS电平，请参阅SVS规格）

经优化的超低功耗模式

工作模式：大约100μA/ MHz

待机（具有低功率低频内部时钟源（VLO）的LPM3）：0.4μA（典型值）

实时时钟（RTC）（LPM3.5）：0.35μA（典型值）（1）

关断（LPM4.5）：0.02μA（典型值）

超低功耗铁电RAM（FRAM）

高达128KB的非易失性存储器

超低功耗写入

125ns每个字的快速写入（4ms内写入64KB）

统一标准存储器=单个空间内的程序+数据+存储

1015写入周期持久性

抗辐射和非磁性

智能数字外设

32位硬件乘法器（MPY）

三通道内部直接存储器存取（DMA）

带有日历和和报警功能的RTC

5个16位计时器，每个计时器具有多达7个捕捉/比较寄存器

16位和32位循环冗余校验器（CRC16，CRC32）

高性能模拟

扩展扫描接口（ESI），可用于在后台测量水容积，热量和气体体积

16通道模拟比较器

12位模数转换器（ADC），具有内部基准和采样保持以及多达16个外部输入通道

具有高达320段对比度控制的集成LCD驱动器

多功能输入/输出端口

所有P1至P10以及PJ引脚均支持电容式触控功能，无需外部组件

可每位，每字节和每字访问（成对访问）

可通过P1，P2，P3和P4端口从LPM唤醒，边沿可选

所有端口上可编程上拉和下拉

代码安全性和加密

128位或256位AES安全加密和解密协处理器

针对随机数生成算法的真随机种子

增强型串行通信

eUSCI_A0和eUSCI_A1支持：

支持自动波特率侦测的通用异步收发器（UART）

IrDA编码和解码

SPI

eUSCI_B0和eUSCI_B1均支持：

支持多从设备寻址的I2C

SPI

硬件UART和I2C引导加载程序（BSL）

灵活时钟系统

具有10个可选厂家调整频率的定频数控振荡器（DCO）

低功率低频内部时钟源（VLO）

32kHz晶振（LFXT）

高频晶振（HFXT）

开发工具和软件

自由的专业开发环境具有EnergyTrace ++™技术

实验和开发套件

系列产品成员

器件比较总结了器件型号和可用封装类型

1.1系统控制模块（SYS）简介

SYS负责整个系统中各个模块之间的交互。功能

SYS规定并非模块本身固有的。地址解码，总线仲裁，中断

事件合并和重置生成是SYS提供的许多功能的一些示例。

1.2系统复位和初始化

系统复位电路如图1-1所示，并提供欠压复位（BOR），即上电复位

（POR）和上电清除（PUC）。不同的事件触发这些复位信号和不同的初始

根据产生的信号存在条件。

BOR是器件复位。 BOR仅由以下事件生成：

•打开设备电源

•配置为复位模式时，RST / NMI引脚上的信号为低电平

•LPMx.5（即LPM3.5或LPM4.5）模式的唤醒事件

•SVSH低电平状态，启用时

当产生BOR时总是产生POR，但是POR不产生BOR。该

以下事件触发POR：

•BOR信号

•软件POR事件

当生成POR时总是生成PUC，但是PUC不生成POR。该

以下事件触发PUC：

•POR信号

•仅在看门狗模式下看门狗定时器到期

•监视程序计时器密码违规

•FRAM内存密码违规

•电源管理模块密码违规

•内存保护单元密码违规

•内存段违规

•时钟系统密码违规

•从外围区域获取

•无法纠正的FRAM位错误检测

可以通过以下来源生成UNMI中断：

•在NMI模式下配置时，RST / NMI引脚上的边沿

•发生振荡器故障

可以通过以下来源生成SNMI中断：

•FRAM错误（有关详细信息，请参阅FRAM控制器章节）

•空闲内存访问

•JTAG邮箱（JMB）事件

注意：NMI源的数量和类型可能因设备而异。请参阅特定设备

所有NMI来源的数据表。

1.3.2 SNMI时序

以高于它们可以处理的速率发生的连续SNMI（中断风暴）允许主要

程序在SNMI处理程序完成RETI指令之后执行一条指令

再次执行SNMI处理程序。在这种情况下，UNMI不会中断连续的SNMI。这个

避免在高SNMI率下出现阻塞行为。

1.3.3可屏蔽中断

可屏蔽中断是由具有中断功能的外设引起的。每个可屏蔽中断源

可以通过中断使能位单独禁止，或者可以禁用所有可屏蔽中断

状态寄存器（SR）中的通用中断使能（GIE）位。

每个外设中断都在本手册的相应模块章节中讨论