AD9851
参数
时序特性
4
t
WH
, t
WL
（ W_CLK最小脉宽高/低）
t
DS
, t
DH
（数据以W_CLK建立和保持时间）
t
FH
, t
FL
（ FQ_UD敏脉宽高/低）
t
CD
（ REFCLK延迟FQ_UD后）
5
t
FD
（ FQ_UD敏延时W_CLK后）
t
CF
（从FQ_UD输出延时）
频率变化
相变
t
RH
（ CLKIN延时复位上升沿之后）
t
RL
（ RESET下降沿CLKIN后）
t
RR
（回收RESET ）
t
RS
（最小复位宽）
t
OL
（复位输出延迟）
唤醒时间从掉电模式
6
CMOS逻辑输入
逻辑“1”电压，+ 5 V电源
逻辑“1”电压， + 3.3V电源
逻辑“1”电压， + 2.7V电源
逻辑“0”电压
逻辑“1”的当前
逻辑“0”的当前
上升/下降时间
输入电容
电源
V
S6
电流@ ：
62.5 MHz时钟， 2.7 V电源
100 MHz时钟， 2.7 V电源
62.5 MHz时钟， + 3.3V电源
125 MHz时钟， + 3.3V电源
62.5 MHz时钟，+ 5 V电源
125 MHz时钟，+ 5 V电源
180 MHz时钟，+ 5 V电源
功耗@ ：
62.5 MHz时钟，+ 5 V电源
62.5 MHz时钟， + 3.3V电源
62.5 MHz时钟， 2.7 V电源
100 MHz时钟， 2.7 V电源
125 MHz时钟，+ 5 V电源
125 MHz时钟， + 3.3V电源
180 MHz时钟，+ 5 V电源
P
DISS
掉电模式@ ：
+5 V电源
+2.7 V电源
温度
满
满
满
满
满
满
满
满
满
满
满
满
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
TEST
水平
IV
IV
IV
IV
IV
IV
IV
IV
IV
IV
IV
IV
V
I
I
I
I
I
I
IV
V
3.5
3.0
2.4
0.4
12
12
100
3
民
3.5
3.5
7
3.5
7
18
13
3.5
3.5
2
5
13
5
AD9851BRS
典型值
最大
单位
ns
ns
ns
ns
ns
系统时钟
周期
系统时钟
周期
ns
ns
系统时钟
周期
系统时钟
周期
系统时钟
周期
µs
V
V
V
V
µA
µA
ns
pF
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
+25°C
VI
VI
VI
VI
VI
VI
VI
VI
VI
VI
VI
VI
VI
VI
VI
VI
30
40
35
55
50
70
110
250
115
85
110
365
180
555
17
4
35
50
45
70
65
90
130
325
150
95
135
450
230
650
55
20
mA
mA
mA
mA
mA
mA
mA
mW
mW
mW
mW
mW
mW
mW
mW
mW
笔记
1
+V
S
统指施加到DVDD ， PVCC和AVDD的正电压。施加到这些引脚的电压应该是相同的电位。
2
表示所需要的最小信号电平，以可靠时钟的设备在所指示的电源电压。这指定页信号电平与DC偏移在需要的时候
该时钟信号为CMOS / TTL起源，即一个正弦波0 V直流偏移的不是。
3
比较器的抖动贡献任何输入信号。这是位于可从理想输入预期的输出的最小抖动。相当多的
当非理想的输入信号被提供给比较器输入输出的抖动能够被看见。非理想特征包括外来的非谐波的存在
信号（骨刺的，噪声） ，慢压摆率和低比较器过载。
4
输入的定时信号FQ_UD ， WCLK ，复位不同步的参考时钟;然而，一个参考时钟的存在下实施，需要
这些功能。在不存在基准时钟的时， AD9851自动进入省电模式下呈现的集成电路，包括比较器，不可操作
直到一个参考时钟恢复。频率/相位字的非常高的速度更新将需要FQ_UD和WCLK在外部与克斯特同步
最终参考时钟，以保证适当的时机。
5
当6 REFCLK乘法器从事不适用。
6
假设在DACBP （引脚17 ）无容性负载。
特定网络阳离子如有更改，恕不另行通知。
版本C
–3–
AD [ ANALOG DEVICES ]
