欢迎访问ic37.com |
会员登录 免费注册
发布采购

CY7C4801-25AC 参数 Datasheet PDF下载

CY7C4801-25AC图片预览
型号: CY7C4801-25AC
PDF下载: 下载PDF文件 查看货源
内容描述: 五百一十二分之二百五十六/ 1K / 2K / 4K / 8K ×9 ×2双同步FIFO的 [256/512/1K/2K/4K/8K x9 x2 Double Sync FIFOs]
分类和应用: 存储内存集成电路先进先出芯片时钟
文件页数/大小: 23 页 / 286 K
品牌: CYPRESS [ CYPRESS SEMICONDUCTOR ]
 浏览型号CY7C4801-25AC的Datasheet PDF文件第5页浏览型号CY7C4801-25AC的Datasheet PDF文件第6页浏览型号CY7C4801-25AC的Datasheet PDF文件第7页浏览型号CY7C4801-25AC的Datasheet PDF文件第8页浏览型号CY7C4801-25AC的Datasheet PDF文件第10页浏览型号CY7C4801-25AC的Datasheet PDF文件第11页浏览型号CY7C4801-25AC的Datasheet PDF文件第12页浏览型号CY7C4801-25AC的Datasheet PDF文件第13页  
CY7C4801/4811/4821
CY7C4831/4841/4851
开关波形
(续)
第一个数据字复位延迟具有同时读取和写入后
WCLKA , WCLKB
t
DS
DA
0
DA
8
( DB
0
DB
8
)
t
ENS
WENA1(WENB1)
WENA2(WENB2)
(如适用)
t
SKEW1
RCLKA ( RCLKB )
t
REF
EFA ( EFB )
[
16
]
D
0
( FIRSTVALID WRITE )
[
15
]
D
1
D
2
D
3
D
4
t
FRL
t
A
RENA1 , RENA2
(RENB1,RENB2)
QA
0
QA
8
( QB
0
QB
8
)
OEA ( OEB )
D
0
t
OLZ
t
OE
t
A
D
1
48X1–9
注意事项:
15.在t
SKEW1
& GT ;最低规格,T
FRL
(最大值) = T
CLK
+ t
SKEW1
。当t
SKEW1
& LT ;最低规格,T
FRL
(最大值) = 2或者* T
CLK
+ t
SKEW1
或T
CLK
+ t
SKEW1
.
该延迟时间仅适用于空边界( EFA , EFB = LOW ) 。
16.第一个字是可用的(全民, EFB )后周期变高,总是如此。
文件编号: 38-06005牧师**
第9页23