初步信息
L9D125G80BG4
2.5 GB， DDR - SDRAM集成模块（ IMOD ）
注册德网络nition
m
ODE
r
EGISTER
模式寄存器用于定义出特殊
DDR的IMOD的操作cific模式。这
定义包括一个脉冲串长度的选择，
一个脉冲串类型，如图一CAS执行时间
2，操作模式，如图3所示。
模式寄存器通过编程
模式寄存器设置命令（ BA
0
=0
和BA
1
= 0），并且将保留所存储的信息
直到它再次被编程或设备实
用于表征功率损耗（除位A
8
这是
自结算） 。
重新编程模式寄存器不会
改变存储器的内容，只要它是
正确执行。模式寄存器
必须加载（重新载入）时，所有银行都空闲
并且没有脉冲串在进行中，并且所述控制器
必须等待指定的时间启动前
后续操作。违反任一这些
要求将导致unspeci网络编辑操作。
模式寄存器的位一
0
-A
2
指定爆
长度，
3
指定脉冲串的类型（顺序
或交错） ，A
4
-A
6
指定CAS延迟时间，
AND A
7
-A
12
指定的操作模式。
B
URST
l
ENGTH
读取和写入访问到DDR IMOD
被爆为本，突发长度为
可编程的，如示于图3。
突发长度确定了最大数目
可以为一个被访问的列位置的
给读或写命令。突发长度
2 ，4或8的位置可用于两个
顺序和交错脉冲串类型。
保留国家不应该使用，因为未知
未来的操作或不兼容问题
可能会导致版本。
当发出一个读或写命令，
列等于脉冲串长度的块是
有效的选择。所有访问该爆
发生这个块内，这意味着该
爆将块内包装，如果边界
抵达。该块由唯一选择
1
-A
i
当突发长度被设置为2 ;由A
2
-A
i
当
突发长度设置为4 ，并用甲
3
-A
i
当
突发长度设置为8 。其余
（至少显著）的地址位被用来选择
在块内的起始位置。亲
编程的突发长度既适用于READ
和写突发。
B
URST类型
在给定范围内的突发的访问可能是亲
编程是任何顺序或交错;
这被称为脉冲串类型，并选择
通过位M3 。
存取的脉冲串内的顺序是阻止 -
由突发长度，突发类型和开采
起始列地址，如表1所示。
t
ABLE
1: B
URST
D
EFINITION
访问顺序的内爆
突发长度
2
起始列地址类型=顺序
A
0
0
1
0-1
1-0
0-1-2-3
1-2-3-0
2-3-0-1
3-0-1-2
0-1-2-3-4-5-6-7
1-2-3-4-5-6-7-0
2-3-4-5-6-7-0-1
3-4-5-6-7-0-1-2
4-5-6-7-0-1-2-3
5-6-7-0-1-2-3-4
6-7-0-1-2-3-4-5
7-0-1-2-3-4-5-6
类型=交错
0-1
1-0
0-1-2-3
1-0-3-2
2-3-0-1
3-2-1-0
0-1-2-3-4-5-6-7
1-0-3-2-5-4-7-6
2-3-0-1-6-7-4-5
3-2-1-0-7-6-5-4
4-5-6-7-0-1-2-3
5-4-7-6-1-0-3-2
6-7-4-5-2-3-0-1
7-6-5-4-3-2-1-0
笔记
1.对于两个，一个突发长度
1
-A
i
SELECTS
一个双数据元素块;一
0
选择
起始块内列。
2.四， A中的突发长度
2
-A
i
SELECTS
四个数据元素块;一
0
-1选择
起始块内列。
3.八， A中的突发长度
3
-A
i
SELECTS
一个八数据元素块;一
0
-2选择
在块内的起始列。
4.当该块的边界是
一个给定序列内达到上面
块内的下面的访问包装。
4
A
1
0
0
1
1
A
0
0
1
0
1
A
0
0
1
0
1
0
1
0
1
8
A
2
0
0
0
0
1
1
1
1
A
1
0
0
1
1
0
0
1
1
逻辑器件股份有限公司
www.logicdevices.com
7
高性能，集成的内存模块产品
2009年2月2日LDS - L9D125G80BG4 -C
LOGIC [ LOGIC DEVICES INCORPORATED ]
