tm
TE
CH
T2316162A
12.这些参数被引用到CAS
在早期的写周期领先优势和
WE前缘后写入或READ-
修改 - 写周期。
13.在读周期，如果OE是低电平，然后取
高CAS之前变高， I / O云开放，
如果OE是永久接为低电平，一晚
写或读 - 修改 - 写操作
是不可能的。
14. 100ms的初始暂停后需要
电后跟8 RAS的刷新
周期之前适当（仅CBR或RAS）
设备的操作是有保证的。八RAS
周期唤醒，应重复任何时间
在TREF刷新的要求超出。
15.写命令的定义是我们要低。
16后写和读 - 修改 - 写
周期必须同时TOFF2和TOEH满足
（ OE在写周期的高点） ，以
确保输出缓冲器将开放
在写周期。
17. I / O的在读周期，一旦开放
TOFF1或TOFF2发生。
18.第一个CAS边缘变为低电平。
19.最后CAS边缘变为高电平。
（ I / O）为基准，以20输出参数
相应的CAS输入， IO1 〜 8通过CASL
和IO9 〜 16现金。
21.去年下降CAS边第一个上升CAS优势。
22.最后上升CAS缘下一个周期的最后崛起
CAS边缘。
23.最后上升CAS边第一个下降沿CAS优势。
24.首先氧化铁由第一CAS控制为低电平。
由最后一个CAS受控25.最后的IO变为高电平。
26.每个CAS必须满足最小脉冲宽度。
27.最后CAS变为低电平。
28.所有的IO控制，无论CASL和
CASH 。
29.数据输出被测量50pF的的负荷。
输出参考电平VOH / VOL
= 2.0V / 0.8V ;在输入电平VIH / VIL =
3.0V/0V.
注意事项：
1.启用芯片刷新和地址计数器。
2. VIH （ 2.4V ）和VIL （ 0.8V ）的参考电平
用于测量输入信号的定时。
过渡时间VIH之间测量
（ 2.4V ）和VIL （ 0.8V ） 。
3.除了满足过渡速率
规范，所有输入信号必须中转
VIH和VIL在单调地之间。
4.假设的tRCD < tRCD的（最大） 。如果是tRCD的
大于最大推荐值
在该表中示出， TRAC将通过增加
量的tRCD超过显示的值。
5.假设的tRCD
≥
tRCD的（最大） 。
6.如果CAS是低在RAS的下降沿，
数据输出将保持与前
周期。要开始一个新的循环，并清除
数据输出缓冲器， CAS和RAS必须
脉冲高。
中的tRCD （最大值）限制确保在7操作
这TRAC （最大）可以得到满足。的tRCD （max）是
指定为唯一的一个参考点;如果是tRCD的
大于指定的tRCD （最大）的限制，
存取时间由TCAC控制。
8.操作中岛限制确保
TRAC （最大）可以得到满足。 TRAD （ max）为
指定为唯一的一个参考点;如果是繁体
大于指定TRAD （最大）的限制，
存取时间由TAA控制。
9.无论是传输信道或tRRH必须满足一个
读周期。
10. TOFF1 （最大值）定义了时间，让
输出达到开路状态;这是
没有提及VOH或VOL 。
11. TWCS ， tRWD ， tAWD和TCWD是
在晚限制性操作参数
写和读 - 修改 - 写周期
只。如果TWCS
≥
TWCS （分钟） ，循环是一个
初期写入周期和数据输出的意志
是一个开放电路的整个
周期。如果tRWD
≥
tRWD （分钟） ， tAWD
≥
tAWD （分钟）和TCWD
≥
TCWD （分钟），则
周期为读写和数据输出
将包含从所选择的单元中读取数据。如果
上述两个条件都不满足，则状态
的I / O（在存取时间和直到CAS和
RAS或OE回去VIH ）是不确定的。
OE高举和WE CAS后，采取低
变低，因此在后写入（ OE -
控制）周期。
TM科技公司保留权利
P. 6
改变产品或规格，恕不另行通知。
出版日期：四月2002年
版本：电子
TMT [ TAIWAN MEMORY TECHNOLOGY ]
