3630B10CBPR应用处理器OMAP3630B10CBPR

OMAP3530和OMAP3525应用处理器

品牌：TI

型号；3630B10CBPR
封装：BGA
年份：16+
产地：MY
数量：500000
TI 诚信经销商
瑞利诚科技（深圳）有限公司
QQ:3007243117
苏S 13723714328

1.1特点12

- 其他C64x +增强功能

关联）•Luma和Chroma分离视频（S-

-  16 KB数据缓存视频）（4路集合关联）
-  256 KB二级高速缓存 - 旋转90度，180度和270度
•112KB ROM  - 将图像从1 / 4x调整为8x
•64KB共享SRAM  - 色彩空间转换器
•Endianess： -  8位Alpha混合
-  ARM指令 -  Little Endian•串行通信
-  ARM数据 - 可配置 -  5个多通道缓冲串行端口
（McBSPs） -  DSP指令和数据 -  Little Endian
•512字节发送和接收缓冲器•外部存储器接口：
（McBSP1，McBSP3，McBSP4和
-  SDRAM控制器（SDRC）McBSP5）
•16位和32位存储器控制器
•5 KB发送和接收缓冲区1GB总地址空间（McBSP2）
•与低功耗双数据的接口
•SIDETONE核心支持（仅限McBSP2和速率（LPDDR）SDRAM McBSP3）用于滤波器，增益和混音
•SDRAM内存调度程序（SMS）和操作
旋转引擎
•直接连接到I2S和PCM设备
- 通用存储器控制器（GPMC）和TDM总线
•16位宽复用地址和•128通道发送和接收模式
数据总线
- 四个Master或Slave Multichannel Serial
•最多8个片选引脚，128 MB端口接口（McSPI）端口
每个芯片选择引脚的地址空间
- 高速，全速和低速USB OTG
•NOR闪存，NAND子系统（12和8引脚ULPI接口）的无缝接口
Flash（带ECC汉明码）
- 高速，全速和低速多端口USB计算），SRAM和伪SRAM主机子系统
•灵活的异步协议控制
•12引脚和8引脚ULPI接口或6-，4和用于定制逻辑接口（FPGA，3引脚串行接口CPLD，ASIC等）
•支持无收发链路逻辑
•非复用地址和数据模式（TLL）（限制2 KB地址空间）
- 一个HDQ™/ 1-Wire®接口
•系统直接内存访问（sDMA）
控制器 - 三个UART（一个带有红外数据（32个逻辑通道带有）
可配置关联[IrDA]和消费者红外线优先级）
[CIR]模式）
•相机图像信号处理器（ISP）
- 三个主和从高速互通
-  CCD和CMOS成像器接口集成电路（I2C）控制器
- 记忆数据输入
•可移动媒体接口：
-  BT.601（8位）和BT.656（10位）数字
- 三个多媒体卡（MMC）/安全数字YCbCr 4：2：2接口（SD），带有安全数据I / O（SDIO）
- 普通视频的无胶接口
•全面的电源，复位和时钟解码器管理
- 调整引擎大小
-  SmartReflex™技术
•将图像从1 / 4x调整为4x
- 动态电压和频率调节
•独立水平和垂直控制（DVFS）
•显示子系统•测试接口
- 并行数字输出 -  IEEE 1149.1（JTAG）边界扫描
•最高24位RGB兼容
•HD最大分辨率 -  ETM接口
•最多支持2个LCD面板 - 串行数据传输接口（SDTI）
•支持远程帧缓冲器•12个32位通用定时器
接口（RFBI）LCD面板•2个32位看门狗定时器
-  2个10位数模转换器（DAC）•1个32位32 kHz同步定时器支持：
•最多188个通用I / O（GPIO）引脚
•复合NTSC和PAL视频（与其他设备功能复用）

65纳米CMOS技术.65毫米球间距（顶部），0.5毫米球间距

（下）•包装上封装（POP）实施
内存堆叠（不适用于CUS-423针s-PBGA封装（CUS后缀），
包装）.65毫米球间距
•离散存储器接口（不适用于•1.8 V I / O和3.0 V（仅限MMC1），
CBC封装）0.985V至1.35V自适应处理器内核
•封装：电压
0.985V至1.35V自适应核心逻辑电压 -  515引脚s-PBGA封装（CBB后缀），
注意：这些是默认的操作性能.5毫米球间距（顶部），。4毫米球间距
点（OPP）电压可以优化到（底部）
使用SmartReflex AVS降低值。
-  515针s-PBGA封装（CBC后缀），
1.2申请
•便携式导航设备
•便携式媒体播放器
•数码摄像机
•便携式数据收集
•销售点设备
•游戏
•Web平板电脑
•智能白色家电
•智能家居控制器

描述
OMAP3530和OMAP3525器件基于增强型OMAP 3架构。
OMAP 3架构旨在提供一流的视频，图像和图形处理
足以支持以下内容：
• 流媒体视频
• 视频会议
•高分辨率静止图像
该设备支持高级操作系统（HLOS），例如：
•Linux®
•Windows®CE
•Android™

该OMAP器件包括高性能所需的最先进的电源管理技术
移动产品。
以下子系统是设备的一部分：
•基于ARM Cortex-A8微处理器的微处理器单元（MPU）子系统
•IVA2.2子系统，带有C64x +数字信号处理器（DSP）内核
•PowerVR SGX子系统，用于支持显示的3D图形加速（仅限OMAP3530设备）
•摄像机图像信号处理器（ISP），支持多种格式和连接的接口选项
适用于各种图像传感器
•显示子系统具有多种功能，可用于多个并发图像处理，以及a
可编程接口，支持各种显示器。显示子系统也支持
NTSC和PAL视频输出。
•3级（L3）和4级（L4）互连，为多个提供高带宽数据传输
内部和外部存储器控制器以及片上外设的启动器
该设备还提供：
•全面的电源和时钟管理方案，可实现高性能，低功耗
操作和超低功耗待机功能。该设备还支持SmartReflex自适应
电压控制。这种电源管理技术可自动控制工作电压
模块降低了有功功耗。
•使用封装上封装（POP）实现的内存堆叠功能（CBB和CBC
仅包装）
OMAP3530和OMAP3525器件采用515引脚s-PBGA封装（CBB后缀），515引脚sPBGA封装（CBC后缀）和423引脚s-PBGA封装（CUS后缀）。 CBB和CBB的一些特征
CUS包中没有CBC包。 （有关包装差异，请参阅表1-1）。
本数据手册介绍了OMAP3530和OMAP3530的电气和机械规格
OMAP3525应用处理器。本数据手册中的信息适用于商业广告
以及OMAP3530和OMAP3525应用处理器的扩展温度版本，除非
另有说明。本数据手册包含以下部分：
•第2节，终端描述：分配，电气特性，多路复用和功能
描述
•第3节，电气特性：电源域，工作条件，功耗和
直流特性
•第4节，时钟规范：输入和输出时钟，DPLL和DLL
•第5节，视频DAC规范
•第6节，时序要求和开关特性
•第7节，封装特性：热特性，器件命名和机械数据

可用包装

特色CBB包装CBC包装CUS包装
用于CBB封装引脚用于CBC封装引脚用于CUS封装引脚
引脚分配分配见表2-1，球分配参见表2-2，球分配见表2-3，球
特性（CBB Pkg。）特性（CBC Pkg。）特性（CUS Pkg。）
Package-On-Package（POP）POP接口支持POP接口支持POP接口不可用接口
离散存储器接口离散存储器接口非离散存储器接口支持支持的离散存储器接口
芯片选择引脚gpmc_ncs1和8个片选引脚可用8个芯片选择引脚gpmc_ncs2不可用
GPMC
等待引脚gpmc_wait1和四个等待引脚可用四个等待引脚gpmc_wait2不可用
以下信号也是
CTS信号在3个引脚上可用，两个（双重复用）CTS信号在3个引脚上可用
（三重复用）：uart1_cts（AG22 /或三个引脚（三重复用）:(三重复用）：uart1_cts（AC19 /
UART1 W8 / T21），uart1_rts（AH22 / uart1_cts（AE21 / T19 / W2），AC2 / AA18），uart1_rts（W6 /
AA9），uart1_tx（F28 / Y8 / AE7），uart1_rts（AE22 / R2），uart1_rx AB19），uart1_tx（E23 / V7 / AC3），
uart1_rx（E26 / AA8）（H3 / H25 / AE4），uart1_tx（L4 / uart1_rx（D24 / W7）
G26）
以下信号是以下信号可用于两个引脚（双引脚以下信号可用于两个引脚（双重复用）：uart2_cts（AF6 / AB26），仅在一个引脚上可用：UART2多路复用）：uart2_cts（Y24 / P3） ，uart2_rts（AE6 / AB25），uart2_tx uart2_cts（V6），uart2_rts（V5），uart2_rts（AA24 / N3），uart2_tx（AF5 / AA25），uart2_rx uart2_tx（W4），uart2_rx（V4）（AD22 / U3），uart2_rx （AD21 / W3）（AE5 / AD25）
以下信号是以下信号：三个引脚上有以下信号（两个引脚上有三个可用（仅两个引脚上的三个可用）：mcbsp3_dx（AF6 / AB26多路复用）：mcbsp3_dx（U17 / Y24 /（双重复用） ：mcbsp3_dx McBSP3 / V21），mcbsp3_dr（AE6 / AB25 / P3），mcbsp3_dr（T20 / AA24 /
（V6 / W18），mcbsp3_dr（V5 / Y18），U21），mcbsp3_clkx（AF5 / AA25 / N3），mcbsp3_clkx（T17 / AD22 / mcbsp3_clkx（W4 / V18）和W21）和mcbsp3_fsx（AE5 / U3）， mcbsp3_fsx（P20 / AD21 / mcbsp3_fsx（V4 / AA19）AD25 / K26）W3）
以下信号为以下信号：以下信号可在三个引脚上获得（三个引脚上的三个可用（仅两个引脚上的三个可用多路复用）：gpt8_pwm_evt（N8 / muxed）：gpt8_pwm_evt（双重复用）：gpt8_pwm_evt GP定时器AD25 / V3），gpt9_pwm_evt（T8 /（C5 / AD21 / V9），gpt9_pwm_evt（G4 / M4），gpt9_pwm_evt（F4 / N4），AB26 / Y2），gpt10_pwm_evt（R8（B4 / W8 / Y24），gpt10_pwm_evt（G5 / N3） ），和/ AB25 / Y3），和gpt10_pwm_evt（C4 / U8 / AA24），gpt11_pwm_evt（F3 / M5）gpt11_pwm_evt（P8 / AA25 / Y4）gpt11_pwm_evt（B5 / V8 / AD22）
以下信号是以下信号：两个引脚上有以下信号（两个引脚上有两个可用（仅一个引脚上有两个可用：多路复用）：mcbsp4_clkx（T8 / AE1），多路复用）：mcbsp4_clkx（B4 / V3）， McBSP4 mcbsp4_clkx（F4），mcbsp4_dr mcbsp4_dr（R8 / AD1），mcbsp4_dr（C4 / U4），（G5），mcbsp4_dx（F3），mcbsp4_dx（P8 / AD2），mcbsp4_dx（B5 / R3），mcbsp4_fsx（G4）mcbsp4_fsx（ N8 / AC1）mcbsp4_fsx（C5 / T3）
支持HSUSB3_TLL不支持
MM_FSUSB3支持支持不支持
四个芯片选择引脚是四个芯片选择引脚，芯片选择引脚mcspi1_cs1和McSPI1可用mcspi_cs2不可用
以下信号是以下信号：两个引脚上有以下信号（两个引脚上有两个可用（仅一个引脚上的双引脚：MMC3多路复用）：mmc3_cmd（AC3 / muxed）：mmc3_cmd（R8 / AB3），mmc3_cmd（ AD3）和AE10）和mmc3_clk（AB1 / mmc3_clk（R9 / AB2）mmc3_clk（AC1）

球特性

通过描述CBB，CBC的每个引脚上复用的终端特性和信号，
和CUS包分别。以下列表描述了表列标题。
1.球底：底部的球号与底部的每个信号相关联。
2.球顶：顶部的球数与顶部的每个信号相关联。
3.引脚名称：每个球上多路复用的信号名称（另请注意引脚的名称是
模式0）中的信号名称。
注意：通过不考虑子系统引脚多路复用选项。子系统引脚复用
选项在第2.5节“信号描述”中描述。
4. MODE：多路复用模式编号。
（a）模式0是主要模式;这意味着当设置模式0时，该功能映射到引脚上
对应于引脚的名称。始终在主模式上映射功能。
请注意，主模式不一定是默认模式。
注意：默认模式是在内部释放时自动配置的模式
GLOBAL_PWRON重置;另见RESET REL。 MODE列。
（b）模式1到7是备用功能的可能模式。在每个引脚上，有些模式是有效的
用于替代功能，而某些模式未使用且不对应功能
组态。
5. TYPE：信号方向
-  I =输入
-  O =输出
-  I / O =输入/输出
-  D =开漏
-  DS =差分
-  A =模拟
注意：在safe_mode中，缓冲区配置为高阻抗。
6. BALL RESET STATE：复位时的电源状态（上电）。
-  0：缓冲器驱动VOL（下拉/上拉电阻未激活）
0（PD）：缓冲器通过有源下拉电阻驱动VOL。
-  1：缓冲器驱动VOH（下拉/上拉电阻未激活）
1（PU）：缓冲器通过有源上拉电阻驱动VOH。
-  Z：高阻抗
-  L：带有源下拉电阻的高阻抗
-  H：带有源上拉电阻的高阻抗
7. BALL RESET REL。 STATE：复位释放时终端的状态。
-  0：缓冲器驱动VOL（下拉/上拉电阻未激活）
0（PD）：缓冲器通过有源下拉电阻驱动VOL。
-  1：缓冲器驱动VOH（下拉/上拉电阻未激活）
1（PU）：缓冲器通过有源上拉电阻驱动VOH。
-  Z：高阻抗
-  L：带有源下拉电阻的高阻抗
-  H：带有源上拉电阻的高阻抗
8.重置REL。 MODE：在内部释放时自动配置此模式
GLOBAL_PWRON重置。
9. POWER：为终端的I / O缓冲器供电的电源。
10. HYS：指示输入缓冲区是否具有滞后。
11. BUFFER STRENGTH：相关输出缓冲区的驱动强度。
12. PULL U / D  -  TYPE：表示存在内部上拉或下拉电阻。上拉和
可以通过软件启用或禁用下拉电阻。

OMAP3530 / 25处理器配备双显示接口。 这个显示子系统提供了
必要的控制信号将存储器帧缓冲器直接连接到外部显示器（电视机）。
在DSS和电视机之间插入两个（每个通道一个）10位电流控制DAC
生成视频模拟信号。 其中一个视频DAC还包括电视检测和断电
模式。