TMS320C6746BZCEA3
日期：2020-9-24摘要：北京显易科技有限公司小曹： 010-51987308 ；
QQ:1306610685；企业QQ:800062492
邮箱：bjxianyi-4@163.com 网址: www.ic158.com
北京显易科技有限公司小曹： 010-51987308 ；
QQ:1306610685；企业QQ:800062492
邮箱：bjxianyi-4@163.com 网址: www.ic158.com
大量优势库存
在双电压的体系结构，电源的协调管理是必要的，以避免潜在的
问题和确保可靠的性能。电源设计人员必须考虑的时序和电压
在上电和断电操作内核和I / O电源电压之间的差异。
测序是指在顺序，定时和微分，其中两个电源电压被加电并
下来。设计时没有正确的顺序的系统可能存在风险的两类故障。第一
这些代表的双电压设备的长期可靠性的威胁，而第二个是更
立即，具有破坏性的接口电路中的处理器或系统设备诸如可能性
存储器，逻辑或数据转换器集成电路。
不当电源排序的另一个潜在的问题是总线争用。总线争用
条件时，所述处理器和其它设备都试图功率期间控制一个双向总线
了。总线争也可能会影响I / O的可靠性。电源设计人员必须检查的要求
对于总线争用单个设备。
上电顺序为OMAP -L138 ， TMS320C6742 ， TMS320C6746 ， TMS320C6748和有
在下面的电源要求表所示。没有特定的电压上升速度是必需的任何的
耗材只要3.3 V电压轨从来没有超过2 V.超过1.8 V电压轨
为了降低所述处理器核心的功率消耗，动态电压和频率调整
（ DVFS）用在参考设计。 DVFS是同时使用主动电源管理技术
处理正在进行中的系统级芯片（SoC）的相匹配的工作频率
硬件到活动应用场景的性能要求。每当时钟频率
被降低，工作电压也降低，实现节能。在参考设计中，
TPS62353用于可扩展其输出电压。
2
电源要求
电源要求在表中注明。
引脚名称
I / O
CORE
I / O
RTC_CVDD
CVDD
(4)
RVDD ， PLL0_VDDA ，
PLL1_VDDA ， SATA_VDD ，
USB_CVDD ， USB0_VDDA12
USB0_VDDA18 ， USB1_VDDA18 ，
DDR_DVDD18 ， SATA_VDDR ，
DVDD18
USB0_VDDA33 ， USB1_VDDA33
DVDD3318_A ， DVDD3318_B ，
DVDD3318_C
电压
(V)
1.2
1.0 / 1.1 / 1.2
1.2
(1) (2)
IMAX
（MA ）
1
600
200
公差
–25%, +10%
–9.75%, +10%
–5%, +10%
测序
订单
1
(3)
2
3
定时
延迟
I / O
1.8
180
±5%
4
I / O
I / O
(1)
3.3
1.8 / 3.3
24
50 / 90
(5)
±5%
±5%
5
4/5
(2)
(3)
(4)
(5)
如果1.8 -V LVCMOS时，电源轨与1.8 V轨。如果3.3 -V LVCMOS时，其启动与ANALOG33轨
(VDDA33_USB0/1)
有没有需要特定的电压上升速率为任何耗材的LVCMOS33 （ USB0_VDDA33 ， USB1_VDDA33 ）从来没有
超过STATIC18 （ USB0_VDDA18 ， USB1_VDDA18 ， DDR_DVDD18 ， SATA_VDDR ， DVDD18 ）超过2伏。
如果RTC未使用/保留在一个单独的电源，它可以被包括在STATIC12 （固定1.2 Ⅴ）基团。
如果使用CVDD在固定1.2V，所有1.2 -V的铁轨可以进行组合。
如果DVDD3318_A ，B和C分别独立地提供动力，最大功率为每个轨道是1/3以上的最大功率。