111HX4D75

1.3 工作原理
三重模件冗余（TMR）结构（见图1-2）保证了设备的容错能力，并且能在元部件出现硬件故障或者来自内部或外部来源的瞬态故障的情况下提供完好的不间断的控制。
每一个I/O模件内都包容有三个独立的分电路。输入模件上的每一分电路读取过程数据并将这些信息传送给它相应的主处理器。三个主处理器通过一个专用的被称作TriBus的高速总线系统通讯。
图1-2  Tricon控制器的三重化结构
图中：①输入终端②自动备件③输入支路④主处理器⑤输出支路⑥表决器⑦输出终端

每扫描一次，主处理器都通过TriBus与其相邻的主处理器进行通讯，达到同步。TriBus表决数字输入数据、比较输出数据、并将模拟输入数据挎贝至各个主处理器。主处理器执行控制程序并把由控制程序所产生的输出送给输出模件。除对输入数据作表决之外，Tricon在离现场最近的输出模件上完成输出数据的表决，使其尽可能地与现场靠近，以便检测出任何错误并予以修复。

对于每个I/O模件，系统可以支持一个可选的热备模件。如果装有备件，在运行中，如主模件发生故障时，备件投入控制。热备位置也被用于系统的在线修理。

1.3.1 主处理器模件
Tricon系统包含三个主处理器模件。每个模件控制系统的独立的一路，并与其它两个主处理器并行工作（见图1-3）。
每个主处理器上有一个专用的I/O通讯处理器，用以管理在主处理器和I/O模件之间交换的数据。一条三重I/O总线位于机架的背板上，机架间通过I/O总线电缆连接。
当每个输入模件被询问时，I/O总线的相应的一支就把新的输入数据传递给主处理器。输入数据汇成表存入主处理器内，并存入存储器以备用于硬件表决。
主处理器内的每一单个输入表通过TriBus传到其邻近的主处理器。在此传送过程中，完成硬件表决。TriBus利用一直接存储器存取可编程装置而对三个主处理器之间的数据进行同步、传送、表决、以及比较。
如果发现不一致，信号在两个表中是一致的，则对第三个表进行修正。由于取样时间差异而造成的差别可用不同的数据图样进行限制。每个主处理器把数据的必要的修正保持在当地存储器内。任何差异都被标识，并在扫描结束时被Tricon的内部故障分析器来判断某一模件是否存在故障。
主处理器把修正过的数据送入控制程序。32位的主微处理器和相邻的主处理器模件一起并行执行控制程序。
根据用户在程序中定义的规则，可生成一个基于输入值表的输出值汇总表。每个主处理上的I/O处理器通过I/O总线把输出数据送至输出模件。
图1-3. 主处理器结构
图中：1、双重电源 2、双重电源调节调 3、512 Kbytes EPROM,2 Mbytes SRAM*  4、时标发生器 5、故障探查电路 6、状态指示灯 7、中断控制器 8、主处理器NS32G×32，浮点处理器NS32381 9、内部系统总线 10、上行流  11、下行流 12、双口RAM/IOC处理器 13、公共调试口 14、容错I/O总线 15、容错通讯总线  16、#3006型主处理器有2Mbyte SRAM,而#3007型主处理器有1 Mbyte SRAM