AFE5805ZCF
日期:2018-10-24描述
AFE5805是一款完整的模拟前端设备,专为需要低功耗和小尺寸的超声系统而设计。
AFE5805由8个通道组成,包括低噪声放大器(LNA),压控衰减器(VCA),可编程增益放大器(PGA),低通滤波器(LPF)和12位模数转换器具有低压差分信号(LVDS)数据输出的转换器(ADC)。
AFE5805ZCF.jpg" />
品牌:TI
型号;AFE5805ZCF
封装:NFBGA
包装:800
年份:18+
产地:菲律宾
数量:16000
瑞利诚科技(深圳)有限公司
联系人:何小姐
电话:83253832
qq:3007215867
LNA增益设置为20DB增益,具有出色的噪声和信号处理能力,包括快速过载恢复。 VCA增益可在46dB范围内变化,AFE5805的所有通道共有0V至1.2V的控制电压。
PGA可以设置为20DB,25dB,27dB和30dB的增益。内部低通滤波器也可以编程为10MHz或15MHz。
ADC的LVDS输出减少了到ASIC或FPGA的接口线数量,从而实现了便携式系统所需的高系统集成密度。 ADC可以通过内部或外部参考进行操作。 ADC还具有信噪比(SNR)增强模式,可在高增益时使用。
AFE5805采用15mm x 9mm,135球BGA封装,无铅(符合RoHS标准)和绿色环保。它的额定工作温度范围为0°C至+ 70°C。
特性
8通道完整模拟前端:
LNA,VCA,PGA,LPF和ADC
超低全通道噪声:
0.85nV /√Hz(TGC)
1.1nV /√Hz(CW)
低电量:
122mW /通道(40MSPS)
74mW /通道(CW模式)
低噪声前置放大器(LNA):
0.75nV /√Hz的
20DB固定增益
250mVPP线性输入范围
可变增益放大器:
增益控制范围:46dB
PGA增益设置:20DB,25dB,27dB,30dB
低通滤波器:
可选BW:10MHz,15MHz
二阶
增益误差:±0.5dB
通道匹配:±0.25dB
失真,HD2:5MHz时为-65dBFS
夹紧控制
快速过载恢复:两个时钟周期
12位模数转换器:
10MSPS至50MSPS
10MHz时69.5dB SNR
串行LVDS接口
集成CW开关矩阵
15mm×9mm,135-BGA封装:
无铅(符合RoHS标准)和绿色环保
应用
医学影像,超声波
便携式系统
AFE5805具有一组内部寄存器,可通过引脚CS形成的串行接口进行访问
(片选,低电平有效),SCLK(串行接口时钟)和SDATA(串行接口数据)。当CS低时,
发生以下行动:
•启用了将位串行移位到器件中
•SDATA(串行数据)在SCLK的每个上升沿锁存
•SDATA在每24个SCLK上升沿加载到寄存器中
如果字长超过24位的倍数,则忽略多余的位。数据可以加载数倍
单个有效CS脉冲中的24位字。前8位形成寄存器地址,剩余16位
位形成寄存器数据。该接口可以使用从20MHz到极低速度的SCLK频率
(几赫兹)并且还具有非50%的SCLK占空比。
注册初始化
上电后,必须将内部寄存器初始化为相应的默认值。初始化可以
以两种方式之一完成:
1.通过硬件复位,在ADS_RESET引脚上施加低电平脉冲;要么
2.通过软件复位;使用串行接口,将S_RST位设置为高电平。设置此位初始化
内部寄存器到相应的默认值,然后自动将该位复位为低电平。在这种情况下,
ADS_RESET引脚保持高电平(无效)。
建议在初始化阶段后对以下寄存器进行编程。电源纹波和
时钟抖动效应可以最小化。
AFE5805ZCF.jpg" />
AFE5805内的8个ADC通道中的每一个都可以单独关断。 PDN_CH <N>控制
ADC通道的省电模式<N>。
除了特定于通道的断电外,AFE5805还具有两种全局掉电模式:部分
省电模式和完全关断模式。
除了为这两种省电模式中的任何一种编程设备外(通过
分别为PDN_PARTIAL或PDN_COMPLETE位,ADS_PD引脚本身可以配置为
部分掉电引脚或完整的掉电引脚控制。例如,如果PDN_PIN_CFG = 0(默认值),则为
ADS_PD引脚为高电平,器件进入完全关断模式。但是,如果PDN_PIN_CFG = 1,则
ADS_PD引脚为高电平,器件进入部分关断模式。
部分省电模式功能允许AFE5805快速进入低功耗状态。在这
模式,信号路径中的大多数放大器断电,而内部参考保持有效。这个
配置可确保外部旁路电容保持相应的电荷,从而最大限度地减少唤醒
响应时间。唤醒响应通常小于50ms,前提是时钟已经运行于
恢复正常操作模式前至少50ms。断电时间是瞬时的(小于1.0ms)。
在部分省电模式下,器件的功耗通常仅为233mW,功耗降低了76%
与正常运行模式相比。该功能通过ADS_PD和VCA_PD引脚控制,
设计用于与3.3V低压逻辑接口。如果不需要单独控制两个PD引脚,
那么两者都可以捆绑在一起。在这种情况下,应将ADS_PD引脚配置为部分工作
掉电模式引脚[见上面的更多信息(PDN_PIN_CFG)]。
正常工作时,PD引脚应连接到逻辑低电平(0);高(1)将AFE5805置于局部
掉电模式。
为实现仅64mW的最低功耗,AFE5805可完全断电
模式。通过设置寄存器16(位D2)和寄存器0F(位),可以通过串行接口控制该模式
D9:D10)。在完全关断模式下,AFE5805内的所有电路(包括参考电压)均为
断电,然后旁路电容器放电。因此,唤醒时间从完成
省电模式很大程度上取决于为旁路电容器充电所需的时间。另一个因素
影响唤醒时间是AFE5805在关机模式下所用的时间。