AD9760是10位，125 MSPS TxDAC®D/A转换器

日期：2020-5-21 （来源：互联网）

特征

*Pin兼容TxDAC产品系列的成员

*125 MSPS更新率

*10位分辨率

*卓越的无杂散动态范围性能

*SFDR至Nyquist@40 MHz输出：52 dBc

*差动电流输出：2毫安至20毫安

*功耗：175兆瓦@5伏至45兆瓦@3伏

*断电模式：25 mW@5 V

*片上1.20 V参考电压

*单电源+5V或+3V供电操作

*封装：28铅SOIC和TSSOP边缘触发闩锁

应用

通信传输信道：基站；机顶盒；数字无线电链路；直接数字合成（DDS）；仪表。

产品描述

AD9760和AD9760-50是TxDAC系列高性能、低功耗CMOS数模转换器（DAC）的10位分辨率成员。AD9760-50是一个性能较低的选项，保证并指定用于50 MSPS操作。TxDAC系列由8位、10位、12位和14位DAC组成，专门针对通信系统的传输信号路径进行了优化。所有设备共享相同的接口选项、小外形封装和引脚，从而提供基于性能、分辨率和成本的向上或向下组件选择路径。AD9760和AD9760-50都提供卓越的交流和直流性能，同时支持分别高达125和60 MSPS的更新速率。

AD9760灵活的单电源工作范围为2.7V到5.5V，低功耗非常适合便携式和低功耗应用。它的功耗可以进一步降低到仅仅45mw，而不会因为降低全尺寸电流输出而导致性能显著下降。此外，掉电模式将待机功耗降低到大约25 mW。

AD9760采用先进的CMOS工艺制造。分段电流源结构与专有的开关技术相结合，以减少杂散成分，提高动态性能。边缘触发输入锁存器和1.2v温度补偿带隙基准集成，提供完整的单片DAC解决方案。灵活的电源选项支持+3V和+5V CMOS逻辑系列。

AD9760是一个电流输出DAC，标称满标度输出电流为20毫安，输出阻抗大于100 kΩ。提供差动电流输出以支持单端或差动应用。两个电流输出之间的匹配确保在差分输出配置中增强动态性能。电流输出可直接连接到输出电阻器，以提供两个互补的单端电压输出或直接馈入变压器。输出电压符合范围为1.25V。

片上参考和控制放大器配置为最大的准确性和灵活性。AD9760可以由片上参考电压或各种外部参考电压驱动。内部控制放大器提供了一个宽（>10:1）的调整范围，允许AD9760满标度电流调整超过2毫安至20毫安的范围，同时保持良好的动态性能。因此，AD9760可以在降低的功率电平下工作，或者可以在20db范围内进行调整以提供额外的增益测距能力。

AD9760提供28铅SOIC和TSSOP封装。规定在工业温度范围内运行。

产品亮点

1.AD9760是TxDAC产品系列的一员，它提供基于分辨率（8到14位）、性能和成本的向上或向下组件选择路径。

2.AD9760采用CMOS工艺制造，采用专有的开关技术，提高了动态性能，超过了以前高功率/成本双极或BiCMOS器件所能达到的性能。

3.在芯片上，边缘触发输入CMOS锁存接口准备为+3v和+5v CMOS逻辑家族。AD9760可以支持高达125 MSPS的更新速率。

4.灵活的单电源工作范围为2.7伏至5.5伏，2毫安至20毫安的宽满标度电流调整范围允许AD9760在降低功率水平下工作。

5.AD9760的电流输出可以容易地配置为各种单端或差分电路拓扑。

规范的定义

线性误差（也称为积分非线性或INL）

线性误差定义为实际模拟输出与理想输出的最大偏差，由从零到满刻度的直线确定。

微分非线性（或DNL）

DNL是模拟值变化的度量，标准化为满标度，与数字输入代码的1lsb变化相关。

单调性

如果输出随数字输入的增加而增加或保持不变，则模数转换器是单调的。

偏移误差

输出电流与理想零点的偏差称为偏移误差。对于IOUTA，当所有输入均为0时，预期输出为0毫安；对于IOUTB，当所有输入均设置为1时，预期输出为0毫安。

增益误差

实际输出量程与理想输出量程之差。实际量程由所有输入设置为1s时的输出值减去所有输入设置为0s时的输出值确定。

输出符合范围

电流输出数模转换器输出端允许的电压范围。超过最大柔度极限的操作可能导致输出级饱和或故障，从而导致非线性性能。

温度漂移

温度漂移被指定为从环境（+25°C）值到TMIN或TMAX值的最大变化。对于偏移和增益漂移，以每摄氏度满标度范围（FSR）的ppm为单位报告漂移。对于参考漂移，以每摄氏度ppm为单位报告漂移。

电源抑制

当电源从额定电压到最小和最大规定电压变化时，满标度输出的最大变化。

沉降时间

从输出转换开始测量，输出达到并保持在其最终值的指定误差带内所需的时间。

故障脉冲

DAC中的非对称切换时间会产生不期望的输出瞬态，这些瞬态可由故障脉冲量化。它被指定为pV-s中故障的净面积。

无杂散动态范围

输出信号的均方根振幅与指定带宽上的峰值杂散信号之间的差，单位为分贝。

总谐波失真

THD是前六个谐波分量的均方根和被测输出信号的均方根值之比。它以百分比或分贝（dB）表示。

+5V电源的典型交流特性曲线

（AVDD=+5 V，DVDD=+5 V，IOUTFS=20毫安，50 双端负载，差分输出，TA=+25 C，直到Nyquist的SFDR，除非另有说明）。

功能描述

图39显示了AD9760的简化框图。AD9760由一个大的PMOS电流源阵列组成，能够提供高达20毫安的总电流。数组被分成31个相等的电流，组成5个最高有效位（msb）。接下来的4位或中间位由15个相等的电流源组成，其值为MSB电流源的1/16。剩余的lsb是中位数电流源的二进制加权分数。使用电流源而不是R-2R梯形图实现中低位，提高了多音或低振幅信号的动态性能，有助于保持DAC的高输出阻抗（即，>100kΩ）。

所有这些电流源通过PMOS差动电流开关切换到两个输出节点（即IOUTA或IOUTB）中的一个或另一个。这些交换机基于一种新的体系结构，这种结构极大地提高了失真性能。这种新的开关结构减少了各种定时误差，并为差动电流开关的输入提供匹配的互补驱动信号。

AD9760的模拟和数字部分具有独立的电源输入（即AVDD和DVD），可在2.7伏至5.5伏范围内独立工作。数字部分由边缘触发锁存器和分段解码逻辑电路组成，能够以125 MSPS的时钟速率工作。模拟部分包括PMOS电流源、相关差分开关、1.20v带隙基准电压源和基准控制放大器。

满标度输出电流由参考控制放大器调节，并可通过外部电阻RSET从2毫安设置为20毫安。外部电阻，结合参考控制放大器和电压参考VREFIO，设置参考电流IREF，该IREF被镜像到具有适当比例因子的分段电流源。

满标度电流IOUTFS是IREF值的32倍。

DAC传输函数

AD9760提供互补电流输出，IOUTA和IOUTB。IOUTA将提供一个接近满标度的电流输出，IOUTFS，当所有位都很高时（即DAC代码=1023），而IOUTB，互补输出，不提供电流。在IOUTA和IOUTB处出现的电流输出是输入代码和IOUTFS的函数，可以表示为：

1.1.png

其中DAC代码=0到1023（即十进制表示）。

如前所述，IOUTFS是参考电流IREF的函数，其名义上由参考电压、VREFIO和外部电阻RSET设置。它可以表示为：

1.3.png

两个电流输出通常直接或通过变压器驱动电阻负载。如果需要直流耦合，IOUTA和IOUTB应直接连接到与模拟公共线ACOM相连的匹配电阻负载RLOAD。注意，RLOAD可以表示双端接50Ω或75Ω电缆中的IOUTA或IOUTB。出现在IOUTA和IOUTB节点的单端电压输出很简单：

1.5.png

注：VOUTA和VOUTB的满标度值不应超过规定的输出符合性范围，以保持规定的失真和线性性能。

IOUTA和IOUTB上出现的差分电压VDIFF为：

1.7.png

替换IOUTA、IOUTB和IREF的值；VDIFF可以表示为：

1.8.png

最后两个方程突出了AD9760差动操作的一些优点。首先，差分操作将有助于消除与IOUTA和IOUTB相关联的共模误差源，例如噪声、失真和直流偏移。其次，差分码相关电流和后续电压VDIFF是单端电压输出值（即VOUTA或VOUTB）的两倍，从而为负载提供两倍的信号功率。

注意，单端的增益漂移温度性能

AD9760的（VOUTA和VOUTB）或差分输出（VDIFF）可以通过为RLOAD和RSET选择温度跟踪电阻器来增强，因为它们的比率关系如等式8所示。

参考操作

AD9760包含一个内部1.20 V带隙基准，可以很容易地被禁用并被外部基准覆盖。REFIO用作输入或输出，这取决于选择的是内部引用还是外部引用。如果REFLO连接到ACOM，如图40所示，内部参考被激活，REFIO提供1.20 V输出。在这种情况下，内部基准必须用0.1μF或更大的陶瓷片电容器从REFIO到REFLO进行外部补偿。此外，如果需要任何额外的负载，REFIO应使用输入偏置电流小于100na的外部放大器进行缓冲。

通过将REFLO连接到AVDD。在这种情况下，外部参考可以应用于REFIO，如图41所示。外部基准可以提供固定的基准电压以提高精度和漂移性能，或者提供用于增益控制的可变基准电压。注意，由于内部基准被禁用，不需要0.1μF补偿电容器，并且REFIO的高输入阻抗（即1 MΩ）将外部基准的任何负载最小化。

参考控制放大器

AD9760还包含一个内部控制放大器，用于调节DAC的满标度输出电流IOUTF。如图41所示，控制放大器被配置为V-I转换器，因此其电流输出IREF由VREFIO和外部电阻RSET的比率确定，如等式4所述。IREF被复制到分段的电流源，并使用适当的比例因子来设置IOUTF，如等式3所述。

控制放大器允许宽（10:1）调节范围通过将IREF设置在62.5微安到625微安之间，IOUTF在2毫安到20毫安范围内。IOUTF的宽调整范围提供了几个应用优势。第一个好处与AD9760的功耗直接相关，它与IOUTF成比例（请参阅功耗部分）。第二个好处是20分贝的调整，这是有益的系统增益控制的目的。

参考控制放大器的小信号带宽约为1.4mhz，并且可以通过在COMP1和AVDD之间连接外部电容器来减小。控制放大器COMP1的输出通过50pf电容器进行内部补偿，该电容器限制控制放大器的小信号带宽并降低其输出阻抗。任何额外的外部电容进一步限制带宽，并充当滤波器，以减少来自参考放大器的噪声贡献。图42显示了外部电容器和参考放大器的小信号-3db带宽之间的关系。由于-3db带宽对应于主极点，因此时间常数，控制放大器对阶跃参考输入响应的稳定时间可以近似。

通过安装0.1μF外部电容器，可获得任何重建波形的最佳失真性能。因此，如果为某一应用固定了IREF，则建议使用0.1μF陶瓷芯片电容器。此外，由于控制放大器是针对低功率操作而优化的，因此需要大信号摆动的乘法应用应考虑使用外部控制放大器来增强应用的整体大信号乘法带宽和/或失真性能。

有两种方法可以改变固定资源集的IREF。第一种方法适用于内部基准被禁用的单电源系统，并且REFIO的共模电压在其1.25 V到0.10 V的柔度范围内变化。REFIO可以由单电源放大器或DAC驱动，允许对固定RSET改变IREF。由于REFIO的输入阻抗约为1 MΩ，可以使用在电压模式拓扑中配置的简单、低成本的R-2R梯形DAC来控制增益。该电路如图43所示，使用AD7524和外部1.2V参考电压AD1580。

第二种方法可用于双电源系统，其中REFIO的共模电压是固定的，IREF由通过放大器施加到RSET的外部电压VGC改变。此方法的示例如图44所示，其中使用内部参考将控制放大器的共模电压设置为1.20 V。外部电压VGC参考ACOM，且不应超过1.2 V。RSET的值使得IREFMAX和IREFMIN分别不超过62.5μA和625μA。图44中的相关方程可用于确定RSET的值。

在一些应用中，用户可以选择使用外部控制放大器来增强倍增带宽、失真性能和/或稳定时间。能够驱动50 pF负载的外部放大器（如AD817）适合于此目的。其配置方式使其与图45所示较弱的内部参考放大器并联。在这种情况下，外部放大器只会过度驱动较弱的参考控制放大器。另外，由于内部控制放大器的电流输出有限，如果过度驱动，它将不会受到损坏。

模拟输出

AD9760产生两个互补电流输出，IOUTA和IOUTB，可以配置为单端或差分操作。IOUTA和IOUTB可以通过负载电阻RLOAD转换为互补的单端电压输出VOUTA和VOUTB，如DAC传输函数部分中由等式5到8所述。VOUTA和VOUTB之间存在的差分电压VDIFF也可以通过变压器或差分放大器配置转换为单端电压。AD9760的交流性能是最佳的，并使用差动变压器耦合输出来指定，其中IOUTA和IOUTB处的电压摆动限制在±0.5 V。如果需要单端单极输出，则应选择IOUTA。

当AD9760被配置用于差分操作时，可以增强AD9760的失真和噪声性能。通过变压器或差分放大器的共模抑制，可以显著降低IOUTA和IOUTB的共模误差源。这些共模误差源包括偶阶畸变产物和噪声。

随着重构波形频率含量的增加，失真性能的提高变得更加显著。这是由于各种动态共模失真机制、数字馈通和噪声的一阶消除。

通过变压器执行差分到单端转换还提供将两倍重建信号功率传送到负载的能力（即，假设没有源端接）。由于IOUTA和IOUTB的输出电流是互补的，所以在进行差分处理时它们会变成加法。正确选择的变压器将允许AD9760为不同的负载提供所需的功率和电压水平。有关各种输出配置的示例，请参阅应用AD9760部分。

IOUTA和IOUTB的输出阻抗由与电流源相关联的PMOS开关的等效并联组合确定，通常为100kΩ，并联5pf。由于PMOS器件的性质，它还稍微依赖于输出电压（即VOUTA和VOUTB）。

因此，通过I-V运放配置将IOUTA和/或IOUTB保持在虚拟地面将导致最佳直流线性。注：AD9760的INL/DNL规格是通过运算放大器在虚拟地面上维护IOUTA来测量的。

IOUTA和IOUTB也有一个负电压和正电压符合范围，必须遵守，以实现最佳性能。负输出合规范围-1.0V由CMOS工艺的击穿极限设定。超过此最大限制的操作可能导致输出级故障，并影响AD9760的可靠性。

正输出符合性范围略微依赖于满标度输出电流IOUTFS。当IOUTFS=20毫安时，其标称电压从1.25伏略微降低至1.00伏（当IOUTFS=2毫安时）。当IOUTA和IOUTB处的最大满标度信号不超过0.5v时，可实现单端或差分输出的最佳失真性能。要求AD9760的输出（即VOUTA和/或VOUTB）扩展其输出符合范围的应用应相应地调整RLOAD的大小。超出此符合范围的操作将对AD9760的线性性能产生不利影响，并随后降低其失真性能。

数字输入

AD9760的数字输入由10个数据输入引脚和时钟输入引脚。10位并行数据输入遵循标准正二进制编码，其中DB9是最高有效位（MSB），DB0是最低有效位（LSB）。当所有数据位都在逻辑1时，IOUTA产生满标度输出电流。IOUTB产生一个互补输出，两个输出之间的满标度电流作为输入代码的函数进行分割。

数字接口使用边缘触发的主从锁存器来实现。DAC输出随时钟上升沿更新，如图1所示，其设计支持高达125 MSPS的时钟速率。时钟可以在满足指定锁存脉冲宽度的任何占空比下工作。设置和保持时间也可以在时钟周期内变化，只要满足指定的最小时间，尽管这些过渡边缘的位置可能会影响数字馈通和失真性能。当输入数据在50%占空比时钟的下降沿上转换时，通常会获得最佳性能。

数字输入是与逻辑阈值兼容的CMOS，VTHRESHOLD设置为大约一半的数字正极电源（DVD）或VTHRESHOLD=DVD/2（±20%）。

AD9760的内部数字电路能够在2.7 V至5.5 V的数字电源范围内工作。因此，当设置DVD以适应最大的高电平电压时，数字输入也可以适应TTL电平VOH（最大值）。3伏到3.3伏的DVDD通常可以确保与大多数TTL逻辑系列的适当兼容性。图46显示了数据和时钟输入的等效数字输入电路。睡眠模式输入与此类似，只是它包含一个活动下拉电路，确保在保持此输入断开的情况下，AD9760保持启用状态。

由于AD9760能够被更新到125 MSPS，时钟和数据输入信号的质量对于获得最佳性能是非常重要的。应指定数字数据接口电路的驱动器，以满足AD9760的最小设置和保持时间以及其所需的最小/最大输入逻辑电平阈值。通常，选择满足上述条件的最慢逻辑族将导致最低的数据馈通和噪声。

数字信号路径应保持较短且运行长度匹配，以避免传播延迟失配。在AD9760数字输入和驱动器输出之间插入一个低值电阻网络（即20Ω至100Ω）可能有助于减少导致数据馈通的数字输入处的任何过冲和振铃。对于较长的运行长度和较高的数据更新率，应考虑采用带适当终端电阻的带状线技术，以保持“干净”的数字输入。此外，在逻辑摆动减少的情况下操作AD9760和相应的数字电源（DVD）也将减少数据馈通。

外部时钟驱动电路应为AD9760提供满足最小/最大逻辑电平的低抖动时钟输入，同时提供快速边缘。快速时钟边缘将有助于最小化任何抖动，这将表现为相位噪声在一个重建的波形。因此，时钟输入应该由适合应用的最快逻辑系列驱动。

注意，时钟输入也可以通过正弦波驱动，正弦波以数字阈值为中心（即DVDD/2），并满足最小/最大逻辑阈值。这通常会导致相位噪声的轻微退化，在较高的采样率和输出频率下变得更明显。此外，在较高的采样率下，应考虑数字逻辑阈值的20%公差，因为它将影响有效的时钟占空比，并随后减少所需的数据设置和保持时间。

睡眠模式操作

AD9760具有断电功能，可在2.7 V至5.5 V的指定电源范围和温度范围内关闭输出电流并将电源电流减小至8.5毫安以下。此模式可通过将逻辑电平“1”应用于休眠引脚来激活。此数字输入还包含一个活动下拉电路，确保在保持此输入断开的情况下，AD9760保持启用状态。具有活动下拉功能的睡眠输入需要<40微安的驱动电流。

AD9760的上电和下电特性取决于连接到COMP1的补偿电容器的值。当标称值为0.1μF时，AD9760断电所需时间小于5μs，恢复供电所需时间约为3.25 ms。注意，如图45所示，使用外部控制放大器时不应使用休眠模式。

功耗

AD9760的功耗PD取决于几个因素，包括：（1）AVDD和DVD，电源电压；（2）IOUTF，满标度电流输出；（3）fCLOCK，更新率；（4）和重建的数字输入波形。功耗与模拟电源电流IAVDD和数字电源电流IDVDD成正比。IAVDD与IOUTFS成正比，如图47所示，对fCLOCK不敏感。

相反，IDVDD依赖于数字输入波形、fCLOCK和数字电源DVDD。图48和49显示了IDVDD，它是DVDD=5v和DVDD=3v时各种更新率的全刻度正弦波输出比（fOUT/fCLOCK）的函数。请注意，当DVD从5伏降低到3伏时，IDVDD如何降低超过2倍。

应用AD9760

输出配置

以下各节说明AD9760的一些典型输出配置。除非另有说明，否则假定IOUTFS设置为标称20毫安。对于需要最佳动态性能的应用，建议采用差分输出结构。差分输出配置可以包括RF变压器或差分运算放大器配置。变压器配置提供最佳的高频性能，建议用于任何允许交流耦合的应用。差分运放结构适用于需要直流耦合、双极输出、信号增益和/或电平移位的应用。

单端输出适用于需要单极电压输出。如果IOUTA和/或IOUTB连接到适当大小的负载电阻器RLOAD（简称ACOM），则会产生正单极输出电压。这种配置可能更适合需要直流耦合、接地参考输出电压的单电源系统。或者，可以将放大器配置为I-V转换器，从而将IOUTA或IOUTB转换为负单极电压。由于IOUTA或IOUTB保持在虚拟地面上，这种配置提供了最佳的直流线性度。请注意，IOUTA提供的性能略优于IOUTB。

变压器差动耦合

射频变压器可用于执行差分到单端信号转换，如图50所示。差分耦合变压器输出为光谱含量在变压器通频带内的输出信号提供最佳失真性能。微型电路T1-1T等RF变压器在较宽的频率范围内对共模失真（即偶次谐波）和噪声提供了极好的抑制。它还提供了电气隔离和向负载提供两倍功率的能力。具有不同阻抗比的变压器也可用于阻抗匹配目的。注意，变压器仅提供交流耦合。

变压器一次侧的中心抽头必须连接到ACOM，为IOUTA和IOUTB提供必要的直流电流路径。IOUTA和IOUTB（即VOUTA和VOUTB）处出现的互补电压在ACOM周围对称摆动，应保持在AD9760规定的输出符合范围内。差动电阻器RDIFF可插入变压器的输出通过无源重构滤波器或电缆连接到负载RLOAD的应用中。RDIFF由变压器的阻抗比决定，并提供适当的源端接，从而导致低VSWR。注意，大约一半的信号功率将通过RDIFF消散。

使用运放的差动

运算放大器也可用于执行差分到单端转换，如图51所示。AD9760配置有两个25Ω的等负载电阻RLOAD。在IOUTA和IOUTB上产生的差分电压通过差分运算放大器配置转换为单端信号。可选的电容器可以安装在IOUTA和IOUTB上，在低通滤波器中形成一个真正的极。该电容器的加入还通过防止DACs高摆幅输出过载运算放大器的输入来提高运算放大器的失真性能。

这种结构的共模抑制通常由电阻匹配决定。在该电路中，使用AD8047的差分运算放大器电路被配置为提供一些额外的信号增益。由于运算放大器的输出约为±1.0V，因此必须在双电源下工作。应选择能够在满足其他系统级目标（即成本、功率）的同时保持AD9760的差分性能的高速放大器。优化此电路时，应考虑运放差动增益、其增益设置电阻值和满标度输出摆幅能力。

图52所示的差动电路提供了单电源系统所需的电平变换。在这种情况下，作为AD9760和运算放大器的正模拟电源的AVDD也用于将AD9760的差分输出电平移位到中间电源（即AVDD/2）。AD8041是适用于这种应用的运算放大器。

单端无缓冲电压输出

图53显示AD9760配置为为为双端接50Ω电缆提供约0 V至+0.5 V的单极输出范围，因为20毫安的标称满标度电流IOUTF流过25Ω的等效负载。在这种情况下，RLOAD表示IOUTA或IOUTB看到的等效负载电阻。未使用的输出（IOUTA或IOUTB）可以直接或通过匹配的RLOAD连接到ACOM。只要符合正柔度范围，就可以选择不同的IOUTFS和RLOAD值。此模式中的另一个考虑因素是积分非线性（INL），如本数据表模拟输出部分所述。为了获得最佳的INL性能，建议采用单端缓冲电压输出结构。

单端缓冲电压输出配置

图54显示了缓冲单端输出配置，其中运算放大器U1对AD9760输出电流执行I-V转换。U1将IOUTA（或IOUTB）保持在虚拟地面上，从而最小化了模拟输出部分中讨论的非线性输出阻抗对DAC的INL性能的影响。虽然这种单端配置通常提供最佳的直流线性性能，但其在较高的DAC更新速率下的交流失真性能可能会受到U1的旋转能力的限制。U1提供负单极输出电压，其满标度输出电压只是RFB和IOUTF的乘积。满标度输出应通过调整IOUTF和/或RFB在U1的电压输出摆幅能力内设置。交流失真性能的改善可能导致IOUTFS的降低，因为随后需要接收的信号电流U1将降低。

电源和接地注意事项

在寻求同时达到高速和高性能的系统中，印刷电路板设计的实现和结构往往与电路设计同等重要。正确的射频技术必须用于设备选择、放置和布线，以及电源旁路和接地。AD9760的评估板使用四层PC板，这是上述考虑的一个很好的例子。图60-65显示了AD9760评估板上建议的印刷电路板接地、电源和信号平面布局。

在任何高速、高分辨率的系统中，正确的接地和解耦应是首要目标。AD9760具有独立的模拟和数字电源和接地引脚，以优化系统中模拟和数字接地电流的管理。一般来说，模拟电源AVDD应与模拟公共端ACOM分离，尽可能靠近芯片。同样，数字电源DVDD应尽可能地与DCOM分离。

对于那些需要模拟和数字电源的单个+5V或+3V电源的应用，可以使用图55所示的电路生成干净的模拟电源。该电路由带独立电源和回流线的差分LC滤波器组成。使用低ESR型电解和钽电容器可以获得较低的噪声。

保持电源和地面的低噪声是从AD9760获得最佳结果的关键。如果实施得当，接地平面可以在高速电路板上执行一系列功能：旁路、屏蔽、电流传输等。在混合信号设计中，电路板的模拟和数字部分应相互区别，模拟接地平面应限制在覆盖模拟信号迹线的区域内，数字地面限制了覆盖数字互连的区域。

DAC、参考和其他模拟元件的所有模拟接地引脚应直接连接到模拟接地平面。两个接地平面应通过DAC下方或1/2英寸内1/8至1/4英寸宽的路径连接，以保持最佳性能。应注意确保地平面在关键信号路径上不间断。在数字方面，这包括运行到DAC的数字输入线以及任何时钟信号。在模拟侧，这包括DAC输出信号、参考信号和电源馈线。

还建议在电力线路布线中使用宽梯段或平面。这起到了双重作用：为部件提供低串联阻抗电源，并为适当的接地平面提供一些“自由”电容去耦。在信号和电源-接地互连的布局中必须小心，以避免在信号-接地路径中引起外部电压降。建议所有连接都要短、直接，并且尽可能靠近封装，以尽量减少不同电流之间传导路径的共享。当运行长度超过一英寸时，应考虑带适当终端电阻的带状线技术。该电阻的必要性和值将取决于所使用的逻辑系列。

有关高速、混合信号印刷电路板的实现和构造的更详细讨论，请参阅模拟设备的应用说明AN-280和AN-333。

AD9760在QAM调制中的应用

QAM是数字通信系统中应用最广泛的数字调制方案之一。这种调制技术可以在两种基于FDM扩频（即CDMA）的系统中找到。QAM信号是同时在幅度（即AM调制）和相位（即PM调制）中调制的载波频率。它可以通过独立调制两个频率相同但相位相差90°的载波来产生。这导致相对于I分量在90°相移处的同相（I）载波分量和正交（Q）载波分量。然后对I和Q分量求和，以在指定的载波频率提供QAM信号。

QAM调制器的常见和传统实现如图56所示。调制在模拟域中执行，其中两个dac分别用于生成基带I和Q分量。然后，在将每个分量应用于正交混频器之前，通常将其应用于奈奎斯特滤波器。匹配的奈奎斯特滤波器在最小化符号间干扰的同时，对每个分量的谱包络进行形状和限制。DAC通常以QAM符号速率更新，如果在DAC之前有插值滤波器，则可能以QAM符号速率的倍数更新。内插滤波器的使用通常简化了模拟滤波器的实现和复杂性，这可能是导致两个基带信道之间的增益和相位不匹配的重要因素。正交混频器用同相和正交相位载波频率调制I和Q分量，并将两个输出相加以提供QAM信号。

在这种实现中，很难在I和Q信道之间保持适当的增益和相位匹配。图57所示的电路实现有助于改善I和Q通道之间的匹配和温度稳定性特性。使用来自U1的单电压基准来设置I和Q通道的增益将提高增益匹配和稳定性。通过对RSET和RLOAD分别使用匹配电阻网络，进一步提高了增益匹配和稳定性。通过RCAL1和RCAL2的附加微调能力可被添加以补偿两个信道之间增益的任何初始失配。这可归因于U1和U2的增益设置电阻器（RSET）、有效负载电阻（RLOAD）和/或每个DAC控制放大器的电压偏移之间的任何不匹配。U1和U2的差分电压输出通过匹配的50Ω滤波器网络馈入正交混频器的各自差分输入。

也可以通过DSP或ASIC在数字域中完全生成QAM信号，在这种情况下，仅需要具有足够分辨率和性能的单个DAC来重构QAM信号。也可从多个供应商处获得是实现其他数字调制方案（如PSK和FSK）的数字asic。这种数字实现的好处是在增益和相位方面产生完全匹配的I和Q分量，这对于保持通信系统的最佳性能至关重要。在该实现中，重构DAC必须以足够高的时钟速率工作以适应最高指定QAM载波频率。图58显示了使用AD9760的这种实现的框图。