EN5312QI是带集成电感的1A同步降压调节器

产品亮点

•革命性的集成电感

•设计用于低噪音/低EMI

•非常小的解决方案脚印*

•仅需两个低成本MLCC上限

•符合RoHS；MSL 3 260°C回流焊

•5mm x 4mm x1.1mm QFN封装

•2.4V至5.5V宽输入范围

•1000mA连续输出电流

•小于1微安的备用电流。

•效率高，高达95%

•卓越的瞬态性能

•极低纹波电压；典型为5mVp-p

•3针VID输出电压选择

•外部分压器：0.6V至车辆识别号Vdropout

•4MHz开关频率

•100%工作循环能力

•短路和过电流保护

•紫外线和热防护

产品概述

超低配置的EN5312QI是针对应用领域的董事会面积和剖面是至关重要的。EN5312QI是一个完整的功率转换解决方案，只需要两个低成本的陶瓷MLCC盖。电感、mosfet、PWM和补偿集成在一个微小的5mm×4mmx1.1mm QFN封装中。EN5312QI的设计是为了简化设计和最小化布局限制。4mhz开关频率和内部III型补偿提供优越的瞬态响应。EN5312QI具有1.1毫米的外形，是空间和高度受限应用的理想选择。

一个3针VID输出电压选择器提供七个预先编程的输出电压以及一个外部电阻分压器选项。输出电压可以编程在飞行中提供快速，动态电压缩放。

采用集成电感技术

典型应用电路

应用

•LDO替代改善热量

•FPGA、DSP、ASIC、IO和外围设备

•区域限制应用

•机顶盒/家庭网关

•智能手机和掌上电脑

•VoIP和视频电话

•个人媒体播放器

功能框图

典型性能特征

详细说明

功能概述

EN5312QI是一个完整的DCDC转换器解决方案，只需要两个低成本的MLCC电容。MOSFET开关、PWM控制器、栅极驱动、补偿和电感集成在微小的5mm x 4mm x 1.1mm封装中，在保持高效率、低纹波和高性能的同时，提供尽可能小的占地面积。该转换器采用电压模式控制，以提供最简单的实现和高抗噪性。这个装置的工作频率很高。高开关频率允许宽的控制环路带宽提供优良的瞬态性能。高开关频率使得使用非常小的组件使得这种前所未有的集成水平成为可能。

Enpirion专有的功率MOSFET技术在4mhz及更高频率下提供非常低的开关损耗，允许使用非常小的内部组件和非常宽的控制环路带宽。独特的磁性设计允许将感应器集成到非常低的1.1毫米封装中。电感器的集成实际上消除了通常与开关型DCDC转换器相关的设计/布局问题。所有这些都使集成到各种应用中变得更加容易和快速，以满足要求较高的电磁干扰要求。

输出电压是从七个预设值通过一个三针视频电压选择方案选择。外部分压器选项允许选择0.6V至VIN0.6V范围内的任何电压。这减少了必须合格的部件数量，并减少了库存负担。视频管脚可以随时切换，实现无故障动态电压缩放。

保护功能包括欠压锁定（UVLO）、过电流保护（OCP）、短路保护和热过载保护。

集成电感

Enpirion推出了世界上第一个具有集成感应器的产品系列。使用内部感应器可以定位与输出回路电流相关的噪声。集成电感的固有屏蔽和紧凑结构降低了耦合到电路板轨迹中的辐射噪声。此外，封装布局经过优化，以减少作为DCDC变换器辐射发射主要来源的交流纹波电流的电路径长度。集成电感器显著降低了寄生效应，这可能会损害环路的稳定性，使布局非常简单。

软起动

当设备从断电状态启动或当“启用”引脚被断言为“高”时，内部软启动电路限制冲击电流。数字控制电路将输出斜坡速率限制在对功率mosfet和集成电感安全的水平。软启动斜坡速率名义上为1.65V/mS。

过流/短路保护

电流极限函数是通过感测流经感测PMOSFET的电流来实现的，该电流与参考电流相比较。当超过这个水平时，PFET被关闭，N-FET被打开，把VOUT拉低。这种情况保持1毫秒，然后启动正常软启动。如果过电流状况仍然存在，此循环将以“打嗝”模式重复。

欠压闭锁

在初始通电期间，欠压锁定电路将保持开关电路，直到输入电压达到足以确保正常工作的水平。如果电压低于UVLO阈值，锁定电路将再次禁用开关。包括滞后以防止状态之间的抖动。

启用

启用引脚提供了关闭转换器或启用正常操作的方法。逻辑低将禁用转换器并导致其关闭。合乎逻辑的意志使变频器正常工作。在关机模式下，设备静态电流将小于1ua。

注：这个别针不能浮动。

热关机

当芯片中消耗过多的功率时，结温升高。一旦结温超过热关机温度，热关机电路将关闭转换器输出电压，从而允许设备冷却。当结温降低15℃时，装置将进入正常启动过程。

应用程序信息

输出电压选择

为了在选择输出电压时提供最大程度的灵活性，EN5312QI采用3针VID或电压ID输出电压选择配置。这允许设计师选择七个预设电压之一，或使用外部分压器。在内部，VID多路复用器的输出设置电压基准DAC的值，电压基准DAC又连接到误差放大器的非反相输入。这允许使用具有恒定环路增益和最佳补偿的单反馈分压器，与所选择的输出电压无关。

表1显示了各种VS0-VS2引脚逻辑状态和相关的输出电压电平。逻辑“1”表示与车辆识别号或“高”逻辑电压电平的连接。逻辑“0”表示与接地或“低”逻辑电压电平的连接。这些引脚可以硬连接到车辆识别号或接地，也可以由标准逻辑电平驱动。逻辑低定义为VLOW≤0.4V。逻辑高定义为VHIGH≥1.4V。这两个值之间的任何电平都是不确定的。这些别针不能浮动。

外部分压器

如上所述，通过将VS0、VS1和VS2引脚连接到VIN或逻辑“high”来选择外部分压器选项。

使用外部分隔器时，EN5312QI使用单独的反馈引脚VFB。VSENSE必须如图4所示连接到VOUT。

输出电压的选择公式如下：

Ra必须选择为200KΩ才能保持环路增益。则Rb为：

VOUT可以在0.6V到0.6V的范围内编程（0.6是包括裕度在内的额定满载电压降）。

动态可调输出

EN5312QI的设计允许在预定义的VID电压水平之间进行动态切换。内部电压转换率经过优化，以防止输出电压水平出现过多的欠冲或过冲过渡。回转率与软启动回转率1.65V/mS相同。

不允许在内部VID设置和外部分隔符之间进行动态转换。

输入输出电容器

输入电容要求为4.7uF。Enpirion建议使用低ESR MLCC电容器。输入电容器必须使用X5R或X7R或等效电介质公式。Y5V或等效电介质公式随频率、偏压和温度而失去电容，不适合开关型DC-DC转换器输入和输出滤波器应用。

输出电容要求至少为10uF。控制回路设计稳定，总输出电容高达60uF，无需修改补偿网络。如果使用10uF时瞬态性能不够，则应增加10uF最小值以上的电容。Enpirion建议使用低ESR MLCC型电容器。

输出电容器必须使用X5R或X7R或等效电介质公式。Y5V或等效电介质公式随频率、偏压和温度而失去电容，不适用于开关型DC-DC转换器输入和输出滤波器应用。

布局注意事项*

*优化的印刷电路板布局文件可从Enpirion网站下载，以确保首次通过设计成功。

建议1：输入和输出滤波电容器应尽可能靠近EN5312QI封装，以减少输入和输出回路交流电流的电磁干扰。这减少了输入和输出交流电流回路的物理面积。

建议2：不要将接地引脚3和4连接在一起。针3应用于输入电容器局部接地，输出电容器接地采用4号脚。输入和输出滤波器电容器的接地垫应为隔离的接地岛，并应按照建议3和建议5所示连接至系统接地。

建议3：应使用多个小通孔（镀铜后0.25毫米）将输入电容器和输出电容器的接地端子连接到系统接地平面。这为高频交流电流提供了一个低电感路径，从而减少纹波和抑制EMI（参见图5、图6和图7）。

建议4：组件下方的大型热垫必须通过尽可能多的热通孔连接到系统接地平面。通孔应使用0.33mm的钻孔尺寸，最小镀铜量为1盎司（镀铜厚度为0.035mm）。这为从转换器散热提供了途径。

建议5：建议3和建议4中提到的系统接地平面应为紧靠表面层（PCB层2）的第一层。这个接地平面应该是连续的，并且在转换器和承载大交流电流的输入和输出电容器下方不间断。如果无法使PCB层2成为一个连续的接地平面，则应在紧靠EN5312QI及其输入和输出电容器下方的PCB层2上创建一个不间断的接地“岛”。连接输入和输出电容器接地的通孔，以及热垫到接地岛的通孔，也应继续穿过PCB接地层。

建议6：与任何开关模式DC/DC转换器一样，不要在转换器组件下运行敏感信号或控制线路。

图5显示了使用内部电压选择的EN5312QI的示例示意图。在本例中，设备的VOUT设置为1.5V（VS2=0，VS1=1，VS0=1）。

图6显示了使用外部分压器的示例示意图。VS0=VS1=VS2=“1”。选择电阻值可提供2.6V的输出电压。

图7显示了一个示例板布局。图的左侧演示了PCB顶层的构造。注意从输入和输出滤波器电容器接地和热垫到第2层（PCB表面下第1层）PCB接地的通孔位置。图的右侧显示了已填充组件的布局。根据建议3，注意过孔的位置。

图7。显示PCB顶层的布局示例，以及从输入、输出滤波器电容器局部接地和热垫到PCB系统接地的通孔使用示例。

基于引线框架的模块设计考虑

包装底部外露金属

Enpirion开发了一种突破性的封装技术，它利用引线框架作为电路的一部分。引线框架在热性能、降低导线电阻和整个脚印方面具有许多优点。然而，这确实需要一些特殊的考虑。

作为包装组装过程的一部分，引线框架结构要求对于机械支撑，一些引线框架悬臂暴露在电线连接或内部钝化连接处。这会导致包装底部露出几个小衬垫。

只有大的热垫和周边的针垫才能机械或电气连接到PC板。EN5312QI下的PCB顶层应无任何金属，除了大型热垫。图8中的“灰显”区域表示PCB顶层上应该没有任何金属（痕迹、通孔或平面）的区域。

注：各种外露金属垫、热接地垫和周边销之间的间隙满足或超过了JEDEC对引线框架组件结构的要求（JEDEC MO-220，J版，2005年5月）。大型热垫与最近相邻的金属垫或销之间的间距至少为0.20 mm，包括公差。如图9所示。

磁带和卷盘规范